• 한국정보통신학회논문지
• /
• 제20권1호
• /
• pp.117-122
• /
• 2016

본 논문에서는 차량 추돌 방지 단거리 레이더용 24-GHz CMOS 고주파 전력 증폭기 (RF power amplifier)를 제안한다. 이러한 회로는 클래스-A 모드 증폭기로서 단간 (inter-stages) 공액 정합 (conjugate matching) 회로를 가진 공통-소스 단으로 구성되어 있다. 제안한 회로는 TSMC $0.13-{\mu}m$ 혼성신호/고주파 CMOS 공정 ($f_T/f_{MAX}=120/140GHz$)으로 설계하였다. 2볼트 전원전압에서 동작하며, 저전압 전원에서도 높은 전력 이득, 낮은 삽입 손실 및 낮은 음지수를 가지도록 설계되어 있다. 전체 칩 면적을 줄이기 위해 넓은 면적을 차지하는 실제 인덕터 대신 전송선(transmission line)을 이용하였다. 설계한 CMOS 고주파 전력 증폭기는 최근 발표된 연구결과에 비해 $0.1mm^2$의 가장 작은 칩 크기, 40mW의 가장 적은 소비전력, 26.5dB의 가장 높은 전력이득, 19.2dBm의 가장 높은 포화 출력 전력 및 17.2%의 가장 높은 최대 전력부가 효율 특성을 보였다.

• 전력전자학회논문지
• /
• 제3권4호
• /
• pp.315-322
• /
• 1998

전력변환 시스템은 소형화, 경량화, 저잡음화를 실현하기 위하여 스위칭 주파수가 증대되어야 한다. 하지만 컨버터의 스위치들은 스위칭 스트레스와 많은 스위칭 전력손실을 동반한다. 이들 때문에 전력 시스템은 낮은 효율을 가져온다. 본 논문에서는 부분공진 모드에 의해 고효율의 승압형 단상 컨버터를 제안한다. 제안된 회로의 소자들은 소프트 스위칭으로 동작되며 이것의 제어기술은 일정 듀티 싸이클에서 동작되도록 스위치군을 간략화 하였다. 부분공진 회로는 승강압에 사용되는 인덕터와 무손실 스너버의 콘덴서를 사용한다. 또한, 이 회로는 종래의 회로가 가지는 스너버의 손실이 없는 스너버 콘덴서에 축적된 에너지를 입력전원 측으로 회생시킴으로서 효율증대의 장점이 있다. 그 결과 스위칭 손실이 매우 낮고 효율과 시스템 역률이 높게 된다. 제안된 컨버터는 전력용 스위칭 소자들이 사용되는 고출력의 응용분야에 가장 적합하다고 생각된다.

• 한국산학기술학회논문지
• /
• 제14권4호
• /
• pp.1903-1907
• /
• 2013

심장 질환의 이상 현상은 항상 나타나는 것이 아니므로 오랜 시간 동안 심장상태를 관찰해야 한다. 하지만, 의료장비는 크기, 장비 조작, 비용 면에서 개인이 소유하여 장시간 동안 건강 체크를 하기에는 어려움이 있다. 본 논문에서는, 젤리스 금속 전극으로 측정 가능한 휴대용 디지털 심전도계를 제작하였다. 전극은 기존의 젤 타입 전극 대신 젤리스 금속 전극을 사용함으로써 기존 젤 타입 전극의 단점이었던 피부발진 또는 가려움증 유발 등의 문제점을 개선하였다. 전체 심전도계는 크게 아날로그 계측 회로부와 디지털 회로부로 구성하였다. 아날로그 계측 회로부는 동상모드 잡음을 효과적으로 제거할 수 있는 op-amp와 smd타입의 수동소자를 사용하여 18*25mm 크기로 설계 및 구현하였다. 디지털 회로부에서는 마이크로 컨트롤러를 이용하여 아날로그 신호인 심장신호를 디지털 신호로 변환하여 TFT-LCD에 디스플레이할 수 있도록 하였다. 완성된 휴대용 심전도계의 크기는 25*80*50mm이고, 무게는 약 150g 정도로써 가볍고 휴대하기 용이하게 소형으로 제작하였다.

• Smart Structures and Systems
• /
• 제24권3호
• /
• pp.333-343
• /
• 2019

The possibility of adopting vibration-powered wireless nodes has been largely investigated in the last years. Among the available technologies based on the piezoelectric effect, the most common ones consist of a vibrating beam covered by electroactive layers. Another energy harvesting strategy is based on the use of piezoelectric strips attached to a hosting structure subjected to dynamic loads. The hosting structure, for example, can be the system to be equipped with wireless nodes. Such strategy has received few attentions so far and no analytical studies have been presented yet. Hence, the original contribution of the present paper is concerned with the development of analytical solutions for the electrodynamic analysis and design of piezoelectric polymeric strips attached to relatively large linear elastic structural systems subjected to random vibrations at the base. Specifically, it is assumed that the dynamics of the hosting structure is dominated by the fundamental vibration mode only, and thus it is reduced to a linear elastic single-degree-of-freedom system. On the other hand, the random excitation at the base of the hosting structure is simulated by filtering a white Gaussian noise through a linear second-order filter. The electromechanical force exerted by the polymeric strip is negligible compared with other forces generated by the large hosting structure to which it is attached. By assuming a simplified electrical interface, useful new exact analytical expressions are derived to assess the generated electric power and the integrity of the harvester as well as to facilitate its optimum design.

• 방송공학회논문지
• /
• 제24권6호
• /
• pp.1035-1052
• /
• 2019

최근 몰입형 비디오의 수요가 점차 늘어남에 따라 국제 표준 단체인 MPEG-I에서 전방위 몰입형 비디오의 처리 기술이 활발하게 개발 중이다. 전방위 몰입형 비디오는 사용자 시점의 자유도가 증가함에 따라 비디오 신호의 크기가 급격히 증가하여 효과적인 압축 기술이 필수적이다. 더욱이 사용자의 움직임에 따른 보다 자유로운 시점 변환을 지원하는 6 자유도 (6-Degree-of_Freedom, 6DoF) 비디오의 압축을 위해서는 보다 우수한 부호화 효율을 제공하는 코덱의 개발이 필요하다. 본 논문에서는 ISO/IEC 23090 Part 7 (Metadata for Immersive Media (Video))에서 진행 중인 몰입형 비디오의 압축 표준 프로젝트의 테스트 모델인 TMIV (Test Model for Immersive Video)에 기존 적용된 High Efficiency Video Coding (HEVC)를 최근 차세대 비디오 압축 표준 개발 중인 Versatile Video Coding (VVC)로 대체하여 성능 분석을 수행하고, VVC의 툴 분석으로부터 디블로킹 필터를 TMIV의 패치 아틀라스에 선택적으로 적용하는 것이 부호화 효율을 증대시킬 수 있음을 보인다. VVC 기반의 6 DoF 비디오 코덱의 성능 평가는 본 논문이 최초로 그에 따른 향후 6DoF지원 몰입형 비디오 표준 개발 방향을 제시한다. TMIV의 두 가지 작동 모드인 MIV (Metadata for Immersive Video) 모드와 MIV 시점 모드에서 공통 실험 조건에 명시된 일곱 가지 시퀀스에 대해 전체적으로 실험을 진행하였다. 기존 HEVC를 VVC로 대체함으로써 MIV 모드 방식에서 33.8%, MIV 시점 모드에서 30.2%의 Peak Signal-to-Noise Ratio (PSNR) 관점에서의 부호화 성능 향상을 제공하였다. 이외에도 3차원 비디오의 인지 화질 평가를 위하여 사용하는 평가 지표로 IV-PSNR (Immersive Video PSNR)와 MSSIM (Mean Structural Similarity)를 이용하여 성능을 평가하였다.

• Progress in Superconductivity
• /
• 제5권1호
• /
• pp.50-54
• /
• 2003

We have fabricated $∂^2$$B_{z}$ /$∂x^2$ type planar gradiometers and studied their properties in operation under various field conditions. $YBa_2$$Cu_3$$O_{7}$ film was deposited on $SrTiO_3$ (100) substrate by a pulsed laser deposition (PLD) system and patterned into a device by the photolithography with ion milling technique. The device consists of 3 pickup loops designed symmetrically Inner dimension and the width of the square side loops are 3.6 mm and 1.2 mm, respectively, and the corresponding dimensions of the center loop are 2.0 mm and 1.13 mm. The length of baseline gradiometer is 5.8 mm. Step-edge junction width is 3.0 $\mu\textrm{m}$ and the hole size of the SQUID loop is 3 $\mu\textrm{m}$ ${\times}$ 52 $\mu\textrm{m}$. The SQUID inductance is estimated to be 35 pH. The device was formed on a 20 mm ${\times}$ 10 mm substrate. We have tested the behavior of the device in various field conditions. The unshielded gradiometer was stable under extremely hostile conditions on a laboratory bench. Noise level 0.45 pT/$\textrm{cm}^2$/(equation omitted)Hz and 0.84 pT/$\textrm{cm}^2$/(equation omitted)Hz at 1 Hz for the shielded and the unshielded cases, which correspond to equivalent field noises of 150 fT/(equation omitted)Hz and 280 fT/(equation omitted)Hz, respectively. In spite of the short baseline of 5.8 mm, the high common-mode-rejection-ratio of the gradiometer, $10^3$, allowed us to successfully record magnetocardiogram of a human subject, which demonstrates the feasibility of the design in biomagnetic studies.

• 한국정보전자통신기술학회논문지
• /
• 제13권3호
• /
• pp.184-196
• /
• 2020

본 논문에서는 배터리 관리 시스템 (BMS)에서 2차 전지 배터리를 통해 흐르는 전류의 정밀한 측정을 위한 cascaded-of-integrator feedforward (CIFF) 구조의 단일 비트 2차 델타-시그마 모듈레이터를 제안하였다. 제안된 모듈레이터는 2개의 스위치드 커패시터 적분기, 단일 비트 비교기, 비중첩 클록 발생기 및 바이어스와 같은 주변 회로로 구현하였다. 제안된 구조는 낮은 공통 모드 입력 전압을 가지는 low-side 전류 측정 방법에 적용되도록 설계되었다. Low-side 전류 측정 방법을 사용하면 회로 설계에 부담이 줄어들게 되는 장점을 가진다. 그리고 ±30mV 입력 전압을 15비트 해상도를 가지는 ADC로 분해하기 때문에 추가적인 programmable gain amplifier (PGA)를 구현할 필요가 없어 수 mW의 전력소모를 줄일 수 있다. 제안된 단일 비트 2차 CIFF 델타-시그마 모듈레이터는 350nm CMOS 공정으로 구현하였으며 5kHz 대역폭에 대해 400의 oversampling ratio (OSR)로 95.46dB의 signal-to-noise-and-distortion ratio (SNDR), 96.01dB의 spurious-free dynamic range (SFDR) 및 15.56비트의 effective-number-of-bits (ENOB)을 달성하였다. 델타 시그마 모듈레이터의 면적 및 전력 소비는 각각 670×490㎛2 및 414㎼이다.

• 한국정보전자통신기술학회논문지
• /
• 제16권6호
• /
• pp.454-464
• /
• 2023

본 논문은 센서 노드 응용을 위한 1MS/s의 샘플링 속도를 가지는 저전력 8비트 비동기 축차근사형(successive approximation register, SAR) 아날로그-디지털 변환기(analog-to-digital converter, ADC)를 제안한다. 이 ADC는 선형성을 개선하기 위해 부트스트랩 스위치를 사용하며, 공통모드 전압(Common-mode voltage, VCM) 기반의 커패시터 디지털-아날로그 변환기 (capacitor digital-to-analog converter, CDAC) 스위칭 기법을 적용하여 DAC의 전력 소모와 면적을 줄인다. 외부 클럭에 동기화해서 동작하는 기존 동기 방식의 SAR ADC는 샘플링 속도보다 빠른 클럭의 사용으로 인해 전력 소비가 커지는 단점을 가지며 이는 내부 비교를 비동기 방식으로 처리하는 비동기 SAR ADC 구조를 사용하여 해결할 수 있다. 또한, 낮은 해상도의 설계에서 발생하는 큰 디지털 전력 소모를 줄이기 위해 동적 논리 회로를 사용하여 SAR 로직를 설계하였다. 제안된 회로는 180nm CMOS 공정으로 시뮬레이션을 수행하였으며, 1.8V 전원전압과 1MS/s의 샘플링 속도에서 46.06𝜇W의 전력을 소비하고, 49.76dB의 신호 대 잡음 및 왜곡 비율(signal-to-noise and distortion ratio, SNDR)과 7.9738bit의 유효 비트 수(effective number of bits, ENOB)를 달성하였으며 183.2fJ/conv-step의 성능 지수(figure-of-merit, FoM)를 얻었다. 시뮬레이션으로 측정된 차동 비선형성(differential non-linearity, DNL)과 적분 비선형성(integral non-linearity, INL)은 각각 +0.186/-0.157 LSB와 +0.111/-0.169 LSB이다.