• 한국음향학회지
• /
• 제31권6호
• /
• pp.367-372
• /
• 2012

본 논문은 64채널 디지털 보청기를 위한 소음 차폐 알고리즘을 소개한다. 125 Hz에서 8000 Hz 주파수 대역 사이에서 64채널을 위해, 125 Hz의 주파수 분해도를 유지하였다. 사람의 달팽이관과 유사한 스펙트럼 차폐 처리 효과를 보청기 소음 감쇠 처리 알고리즘에 적용하였다. 이론적 알고리즘은 어셈블러 언어의 프로그램 소프트웨어로 변환하여 디지털 보청기용 DSP IC 칩으로 이식하였다. 일부 소음 차폐 프로그램 코드를 보여주며 설명하였고, 실시간으로 소음 처리 되는 결과를 전기음향 실험에 의해 증명하였다.

• ETRI Journal
• /
• 제19권3호
• /
• pp.242-258
• /
• 1997

The Qualcomm code excited linear prediction (QCELP) speech coder was adopted to increase the capacity of the CDMA Mobile System (CMS). In this paper, we implemented the QCELP speech coding algorithm by using TMS320C50 fixed point DSP chip. Also the fixed point simulation was done with C language. The computation complexity of QCELP on TMS320C50 was 10k words and data memory was 4k words. In the normal call test on the CMS, where mobile to mobile call test was done in the bypass mode without double vocoding, mean opinion score for the speech quality was he Qualcomm code excited linear prediction (QCELP) speech quality was 3.11.

• 한국정보처리학회:학술대회논문집
• /
• 한국정보처리학회 2002년도 춘계학술발표논문집 (상)
• /
• pp.617-620
• /
• 2002

본 논문에서는 single bank와 multi bank FIFO를 지원하는 CMOS FIFO memory compiler를 개발 검증하였다. 이 컴파일러를 사용해서 설계자는 구현하고자 하는 어플리케이션에 적합한 high speed, high density, low power를 갖는 on-chip memory를 빠른 시간에 만들어 낼 수 있으므로 설계 시간을 절약할 수 있다. 이와 더불어 설계된 FIFO 의 시뮬레이션을 지원하기위한 Verilog 시뮬레이션 모델을 제공하였다. 현재 FIFO를 구성하는 단위 셀들은 0.6um 3-metal 공정을 이용하여 설계하였으며 공정의 변화에 따라 대상 공정에 맞도록 단지 몇 개의 단위 셀만을 재 설계하고 그에 대한 정보를 갱신해줌으로써 공정의 변화에 대처 할 수 있도록 하였다. 설계된 컴파일러를 이용해 생성된 FIFO 는 표준 셀 라이브러리를 이용한 합성 가능한 FIFO에 대하여 $16bit{\times}16word$ FIFO에서 면적면에서 93%, 속도면에서 70%의 향상을 보였다.

• 한국정보처리학회:학술대회논문집
• /
• 한국정보처리학회 2002년도 추계학술발표논문집 (중)
• /
• pp.1281-1284
• /
• 2002

본 논문은 인터넷을 이용한 음성통신 서비스를 제공하기 위해 사용되는 VoIP 시스템 칩 설계 및 기능 검증을 위한 보드 개발에 관한 것이다. 구성이 간단한 시스템을 구현하기 위하여 32 비트 RISC 프로세서인 ARM922T 프로세서 코어를 중심으로 IP 망 접속 기능, 톤 발생 및 음성신호 접속기능과 다양한 사용자 정합 기능을 가지는 VoIP 시스템 칩을 설계하고, 이 칩의 기능을 검증하기 위하여 시험 프로그램 및 통신 프로토콜을 개발하였으며, 각종 설계 및 시뮬레이션 툴을 사용하고 ARM922T와 FPGA가 결합된 Excalibur를 사용한 시험용 보드를 개발하여 시험하였다.

• 전자공학회논문지B
• /
• 제30B권7호
• /
• pp.1-13
• /
• 1993

In this paper, the problems of the conventional special-purpose array processor such as the deficiency of flexibility have been investigated. Then, a new modified methodology has been suggested and applied to obtain the common solution of the three typical App algorithms like SP(Shortest Path), TC(Transitive Closure), and MST(Minimun Spanning Tree) among the various APP algorithms using the similar method to obtain the solution. In the newly proposed APP parallel algorithm, real-time Processing is possible, without the structure enhancement and the functional restriction. In addition, we design 2-demensional bit-parallel low-triangular systolic array processor and the 1-PE in detail. For its evaluation, we consider its computational complexity according to bit-processing method and describe relationship of total chip size and execution time. Therefore, the proposed processor obtains, on which a large data inputs in real-time, 3n-4 execution time which is optimal o(n) time complexity, o(n$^{2}$) space complexity which is the number of total gate and pipeline period rate is one.

• 한국지능시스템학회:학술대회논문집
• /
• 한국퍼지및지능시스템학회 1993년도 Fifth International Fuzzy Systems Association World Congress 93
• /
• pp.1394-1397
• /
• 1993

A Fuzzy Microprocessor(FMP) is presented, which is suitable for real-time control applications. The features include high speed inference of maximum 114K FLIPS at 20MHz system clocks, capability of up to 128-rule construction, and handing of 8 input variables with 8-bit resolution. In order to realize these features, the fuzzifier circuit and the processing element(PE) are well optimized for LSI implementation. The chip fabricated in 1.2$\mu\textrm{m}$ CMOS technology contains 71K transistors in 82.8 $\textrm{mm}^2$ die size and is packaged in 100-pin plastic QFP.

• 한국통신학회논문지
• /
• 제17권10호
• /
• pp.1109-1116
• /
• 1992

Mathematical morphology는 이론적 배경으로 신호 및 시스템의 기하학적 특성을 해석하는데 우수하고 잡음이 섞인 데이터를 고르기에 있어서 매우 성공적으로 적용되고 있다. 본 논문에서는 morphological필터의 하드웨어 구현은 같은 회로에서 gray scale dilation과 erosion을 수행하여 최소값과 최대값을 선택하도록 함으로써 회로의 복잡성을 줄이고 병렬처리가 가능하도록 하였다. Morphological filter의 구조는 structuring element블록, 이미지 데이타 블록, 제어 블록, ADD 블록, MIN/MAX블록으로 구성되고 실시간 처리가 가능하도록 하드웨어를 설계, one chip화 한다.

• 한국해양공학회지
• /
• 제11권3호
• /
• pp.163-169
• /
• 1997

The simulation of target-scattered echo with the moving sonar platform and target in 3-dimensional ocean environment is essential to validate and evaluate the performance of a sonar system. This paper presents the improved target signal simulation on the basis of the highlight(HL) model and its realtime algorithm. In order to simulate the scattering highlight, the highlight is represented as a directional scatterer. The realtime generation algorithm of the target signal is realized by use of DSP chip, TMS320C40, where the 40 channels are equally separated to form a parallel processing task in 4 processors. The presented realtime-version of target signal simulation can be used as a target signal simulator in the development of ACM(Acoustic Counter Measure) and advanced sonar signal processing techniques.

• 한국정보처리학회:학술대회논문집
• /
• 한국정보처리학회 2006년도 추계학술발표대회
• /
• pp.291-294
• /
• 2006

본 연구는 화재로부터 인명과 재산을 보호하기 위한 자동 소화 시스템으로서 마이컴을 사용하여 고신뢰성, 고정밀도, DIGITAL화를 추구하는 시스템을 개발 하였다. 기존의 소화 방제 시스템들은 스프링클러를 사용하여 물로 화재를 진압하고 있으며 이러한 시스템은 비용이 많이 들고 대량의 물을 사용하고 있기 때문에 수손피해($80{\sim}120{\ell}/min$)가 있고 대용량 펌프 및 $47,000{\ell}$의 저장시설이 필요하다. 이러한 문제점을 해결하기 위하여 본 시스템은 이산화탄소($CO_2$ 가스나 하론1301 가스 또는 질소 가스를 분사하여 대기 중의 산소를 희석시키거나 질소의 양을 증가시키는 방법으로 화재를 진압하는 시스템을 개발 하였다. 개발된 시스템은 고가의 장비 즉, 전산실, 통신기기실, 전기실, 발전기실, 케이블실, 제어실, 필름 보관실 등에 사용되어 장비를 보호하고 인명의 피해를 최소화하는데 사용될 것 있다.

• 한국정보처리학회:학술대회논문집
• /
• 한국정보처리학회 2006년도 추계학술발표대회
• /
• pp.69-72
• /
• 2006

최근 생명 정보학 기술의 발달로 마이크로 단위의 실험조작이 가능해짐에 따라 하나의 chip상에서 전체 genome의 expression pattern을 관찰할 수 있게 되었고, 동시에 수 만개의 유전자들 간의 상호작용도 연구가능하게 되었다. 이처럼 DNA 마이크로어레이 기술은 복잡한 생물체를 이해하는 새로운 방향을 제시해주게 되었다. 따라서 이러한 기술을 통해 얻어진 대량의 유전자 정보들을 효과적으로 분석하는 방법이 시급하다. 본 논문에서는 마이크로어레이 실험에서 다양한 원인에 의해 발생하는 잡음(noise)을 줄이거나 제거하는 과정인 정규화과정을 거쳐 특징 추출방법인 SVM(Support Vector Machine) 방법을 이용하여 데이터를 2개의 클래스로 나누고, 표준화 방법들의 성능 비교를 위해 Adaptive Simulated Annealing 알고리즘으로 정확도를 평가하는 분류 시스템을 설계 구현하였다.