• 한국산학기술학회논문지
• /
• 제22권1호
• /
• pp.327-332
• /
• 2021

패키지레벨에서 반도체의 신뢰성 검사는 테스트 소켓에 반도체 칩 패키지를 탑재시킨 상태에서 테스트가 진행되며, 테스트 소켓은 기본적으로 반도체 칩 패키지의 형태에 따라서 그 모양이 결정되는 것이 일반적이다. 또한, 반도체 칩 패키지의 리드와 소켓 리드의 기계적인 접촉에 의해 테스트 장비와 연결하는 매개체의 역할을 하며, 신호전달 과정에서 신호의 손실을 최소화하여 반도체에 검사신호를 잘 전달할 수 있도록 하는 기능이 핵심이다. 본 연구에서는 이웃하고 있는 전기 전달 경로의 상호 영향성을 검사 할 수 있는 기술을 적용함으로써 수명 검사와 정밀 측정뿐만 아니라 이웃하고 있는 전기 전달 경로의 구조를 포함하여 단 한 번의 접촉을 통해 100개미만의 실리콘 테스트 소켓의 합선 테스트가 가능하도록 개발하였다. 개발된 장치의 테스트 결과 99%이상의 테스트 정밀도와 0.66이하의 동시 검사속도 특성을 나타내었다.

• 한국정밀공학회지
• /
• 제5권1호
• /
• pp.40-49
• /
• 1988

The chip control problem is one of the important subjects to be studied in the metal cutting process. Especially, an important practical problem concerns the form of chips pro- duced in machining since this has important implications relative to : 1. Personal safety. 2. Possible damage to equipment and product. 3. Handling and disposal of swarf after machining. 4. Cutting forces, temperatures, and tool life. However, a dependable way to predict the form of chips in a wide range of cutting conditions has not been established satisfactorily. In this paper, the relationship between the form of chips and the ratios of cutting forces were studied experimentally. According to what the experiments have been carried out in the turning process the main results can be summarized as follows : 1. By use of the multiple linear regression model, emperical formulas which are suitable to wide ranges of cutting conditions with accuracy were obtained satisfactorily. 2. The correlations between the form of chips based upon the classification by Henriksen and the ratios of cutting forces, namely (feeding force/thrust force), (principal force/feeding force) were determined. 3. Using above results, the algorithms which predict the form of chips were constituted. With these algorithms, the form of chips in a wide range of cutting of cutting conditions can be predicted.

• 한국재료학회지
• /
• 제9권11호
• /
• pp.1095-1101
• /
• 1999

무전해 니켈 도금을 이용하여 플립칩 공정에 응용하기 위한 범프와 UBM층을 형성하고 특성을 조사하였다. 도금전 zincate 처리를 해석하고 도금 변수인 온도, pH 등에 따른 도금층의 특성 변화, 공정 후의 열처리 효과들을 관찰하였다. 이를 통해 각 변수들이 도금층의 특성에 미치는 영향과 전자패키지 응용시 요구되는 무전해 니켈 도금 조건을 제시하였다. 도금직후의 니켈은 P가 10wt% 포함되며, $60\mu\Omega$-cm의 비저항, 500HV의 경도의 비정질 결정구조를 갖으며 열처리후 결정질 변태와 동시에 경도가 증가한다. 무전해 범프를 실제 테스트 칩에 형성한 후, ACF 플립칩 접속하여 무전해 니켈 범프의 장점과 미세 전자 패키징응용의 가능성을 확인하였다.

• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2022년도 추계학술대회
• /
• pp.459-461
• /
• 2022

Network-on-Chip (NoC) 이 오프칩 네트워크 기반의 기존 병렬처리 시스템과 가장 크게 다른 점은 데이터 패킷 라우팅을 중앙 제어 방식(Centralized control scheme)으로 수행한다는 점이다. 이러한 환경에서 Best-effort 패킷 라우팅 문제는 데이터 패킷이 해당 코어에 도달 및 처리되는 시간을 Cost 로 하는 실시간 최소화 할당 문제(Assignment problem)가 된다. 본 논문에서는 할당 문제의 선형 대수 방정식에 대한 대표적인 연산 복잡도 저감 알고리즘인 헝가리안 알고리즘을 하드웨어 가속기 형태로 구현하였다. TSMC 0.18um 표준 셀라이브러리를 이용하여 논리 합성한 결과 헝가리안 알고리즘의 연산과정을 그대로 구현한 하드웨어 회로보다 Cost 분포에 대한 Case 분석을 통하여 구현한 것이 면적은 약 16%, Propagation delay는 약 52% 감소한 것으로 나타났다.

• 융합신호처리학회논문지
• /
• 제25권1호
• /
• pp.46-51
• /
• 2024

드론은 최초 군사용으로 사용되었으나 최근들어 사용범위가 확대됨에 따라 농업, 서비스, 물류, 레져용 등 다양한 산업분야에서 폭넓게 사용되어지고 있는 추세이다. 리튬폴리머 배터리는 경량이면서 효율이 우수하여 드론의 전원공급 장치로 주로 사용되고 있다. 이에따라 드론에 안정적인 전원공급을 위하여 경량이면서 에너지 밀도가 높은 리튬폴리머 배터리의 필요성이 커지게 되었다. 그러나 리튬폴리머 배터리는 과충전, 과방전, 단락 등의 이유로 발화 및 폭발로 이어질 수 있어 반드시 보호회로를 탑제하여 사용해야한다. 보호회로는 리튬폴리머 배터리의 전압을 모니터링하는 제어IC인 보호 IC와 과방전시 스위치 역할을 하는 듀얼 N-channel MOSFET 등으로 구성되어있다. 따라서 본 논문은 배터리 보호 IC와 스위치 역학을 하는 MOSFET의 반도체 Die Chip을 이용하여 원칩 패키지 IC형태로 구현하였다. 원칩 패키지 IC로 구현하면 기존 부품 대비 최소 67%의 절감효과를 갖게된다.

• Applied Microscopy
• /
• 제24권3호
• /
• pp.87-93
• /
• 1994

In order to elucidate the machinability of lead brass, orthogonal machining experiment was conducted in SEM(Scanning Electron Microscope) equipped with a micro-machining device at a cutting speed of $7{\mu}m/s$ for brass containing 0.2 to 3wt% Pb. The microfactors (i.e., shear angle, contact length between chip and tool) were determined by in-situ observations. Machinability of brass containing lead is discussed in terms of the microfactors and the cutting resistant force tested by lathe cutting. The dynamic behavior of the chip formation of lead brass during the machining process was examined: The chips of lead brass form as a shear angle type. The shear angle increases with the content of lead in (6:4) brass. The pronounced effect of lead on the contact length between chip and tool was observed above 1% Pb. The cutting resistant force tested by lathe decreases remarkably with the lead content in brass. The observed microfactors are in close relation to the tested resistant force in macromachining.

• ETRI Journal
• /
• 제35권6호
• /
• pp.1152-1155
• /
• 2013

A cost-effective and simple solder on pad (SoP) process is proposed for a fine-pitch microbump interconnection. A novel solder bump maker (SBM) material is applied to form a 60-${\mu}m$ pitch SoP. SBM, which is composed of ternary Sn3.0Ag0.5Cu (SAC305) solder powder and a polymer resin, is a paste material used to perform a fine-pitch SoP through a screen printing method. By optimizing the volumetric ratio of the resin, deoxidizing agent, and SAC305 solder powder, the oxide layers on the solder powder and Cu pads are successfully removed during the bumping process without additional treatment or equipment. Test vehicles with a daisy chain pattern are fabricated to develop the fine-pitch SoP process and evaluate the fine-pitch interconnection. The fabricated Si chip has 6,724 bumps with a 45-${\mu}m$ diameter and 60-${\mu}m$ pitch. The chip is flip chip bonded with a Si substrate using an underfill material with fluxing features. Using the fluxing underfill material is advantageous since it eliminates the flux cleaning process and capillary flow process of the underfill. The optimized bonding process is validated through an electrical characterization of the daisy chain pattern. This work is the first report on a successful operation of a fine-pitch SoP and microbump interconnection using a screen printing process.

• 제어로봇시스템학회:학술대회논문집
• /
• 제어로봇시스템학회 2005년도 ICCAS
• /
• pp.1355-1360
• /
• 2005

In this paper, we approach the problem of image filter design automation using a kind of intrinsic evolvable hardware architecture. For the purpose of implementing the intrinsic evolution process in a common FPGA chip and evolving a complicated digital circuit system-image filter, the design automation system employs the reconfigurable circuit architecture as the reconfigurable component of the EHW. The reconfigurable circuit architecture is inspired by the Cartesian Genetic Programming and the functional level evolution. To increase the speed of the hardware evolution, the whole evolvable hardware system which consists of evolution algorithm unit, fitness value calculation unit and reconfigurable unit are implemented by a commercial FPGA chip. The Celoxica RC1000 card which is fitted with a Xilinx Virtex xcv2000E FPGA chip is employed as the experiment platform. As the result, we conclude the terms of the synthesis report of the image filter design automation system and hardware evolution speed in the Celoxica RC1000 card. The evolved image filter is also compared with the conventional image filter form the point of filtered image quality.

• 제어로봇시스템학회논문지
• /
• 제6권10호
• /
• pp.903-910
• /
• 2000

In this paper, we describe a slave chip based on the Profibus-DP protocol and a system board to verify the developed slave chip. The Profibus-DP protocol is designed using VHDL and implemented on FPGA. The system board adopting the developed FPGA is designed FPGA is designed in which the firmware is implemented on Intel 8051 by using C language. Among the Profibus-DP protocols, low level layers from the physical layer to the data link layer is implemented in the form of hardware that we are able to greatly reduce the CPU load in processing protocols, and then higher layers could be processed by software. These technologies result in an IP to make terminal devices in the distributed control systems. Therefore, many digital logics as well as communication logics can be implemented onto SOC(System On a Chip) and it could be applied to various fieldbus-related areas.

• 한국컴퓨터정보학회논문지
• /
• 제6권4호
• /
• pp.12-20
• /
• 2001

소프트웨어 수요와 공급의 불균형으로 소프트웨어 병목현상이 나타나고 있으며, 이는 기존의 소프트웨어를 작성하는 프로그래머의 능력을 향상시키지 못함에 기인한다. 그러므로 소프트웨어 생산성 향상을 위해서는 새로운 소프트웨어 작성방법이 필요하다. 본 논문은 소프트웨어 재사용을 위해 표준화시켜서 작성한 프로그램 모듈들을 소프트웨어 칩으로 사용하기 위한 표현식을 제안한다. 이 표현식은 각 소프트웨어 칩의 이름과 입력, 출력, 반복의 4개 요소로 구성되어 직렬 및 병렬, 반복과 복합, 혼합 다중 형태의 결합과 분리되는 관계를 간단히 표현할 수 있고, 데이터의 흐름을 명확히 파악할 수 있으며 소프트웨어 재사용을 쉽게 할 수 있다.