• 대한전자공학회논문지SD
• /
• 제45권3호
• /
• pp.86-93
• /
• 2008

다양한 무선 통신 표준 규격을 수용하는 멀티모드 단말기 모뎀은 가변적인 워드 길이와 광범위한 데이터율을 처리한 수 있는 다기능 산술 연산 회로를 필요로 한다. 일반적으로 이런 목표를 위한 하드웨어는 요구되는 최고 성능을 달성하도록 설계되어지므로 종종 전력 소모 측면에서 낭비적인 요소가 있으며 특히 낮은 데이터율에서 심화되는 경향이 있다. 따라서 동작 속도와 전력에 적합한 산술 연산 치로는 무선 통신 응용 분야에서 매우 필수적인 요소이다. 본 논문에서는 계층적인 캐리스킵 로직을 기본 구성 블록으로 하는 전력 효율적 다기능 가산기 구조를 제안하고 다양한 동작 모드에서의 면적, 성능, 전력 효율을 보임으로써 효과를 입증하였다.

• 대한전자공학회논문지SD
• /
• 제46권11호
• /
• pp.66-76
• /
• 2009

움직임 추정은 영상 부호화 시스템에서 큰 비중을 차지하는 부분으로, 실시간 동작을 위해서는 효율적인 구조를 필요로 한다. 따라서 H.264 전체 시스템을 위한 움직임 추정기 블록의 구현은 부호화 과정을 고속으로 수행할 수 있도록 별도의 전용 하드웨어 모듈로 설계하는 것이 바람직하다. 본 논문에서는 많은 연산량을 효율적으로 줄일 수 있도록 병렬 처리를 바탕으로 움직임 추정 감지 블록, 41개의 SAD(Sum of Absolute Difference)값 계산 블록, 최소의 SAD값 계산과 움직임 벡터 생성 블록을 제안하고자 한다. 움직임 추정 감지 블록과 최소의 SAD값 계산기에서는 선계산(pre-computation) 방법을 적용함으로써, 입력 Switching Activity를 줄여 고속 구현이 가능하도록 하였으며, 움직임 추정 감지 블록과 41개의 SAD값 계산 블록에서 가장 많은 부분을 차지하는 가산기 구조를 일반적으로 사용되는 Ripple Carry Adder 대신에 Carry Skip Adder를 적용함으로써, Adder Tree 구조를 고속으로 처리할 수 있도록 하였다. 또한 외부에서 탐색 영역 제어와 같은 주요 변수를 쉽게 제어할 수 있도록 하여, 하드웨어 구조의 효율성을 높였다. 시뮬레이션 및 FPGA 검증 결과, 움직임 추정기의 임계 경로를 발생시키는 MED블록에서 일반적인 구조를 적용했을 때보다 19.89%의 Delay 감소 효과를 얻을 수 있었다.