• 한국통신학회논문지
• /
• 제19권10호
• /
• pp.1973-1981
• /
• 1994

본 논문에서는 위상 고정 루프 PLL(Phase Locked Loop)의 궤환 성질을 이용한 Ku-band(10.95-11.70GHz)용 위상고정 유전체 공진 발진기를 설계 및 제작하였다. 직렬 궤환형의 유전체 공진 발진기를 제작한 후, 발진기의 주파수를 전압 제어하기 위해 전압 가변 캐패시터로 작용하는 바랙터 다이오드를 사용하여 전압제어 유전체 공진 발진기를 구현하였다. 이와 같이 제작된 전압제어 유전체 공진 발진기에 샘플링 위상비교기를이용하여 위상고정 유전체 공진 발진기를 제작하였다. 위상고정 유전체 공진 발진기는 X-band 주파수 대역의 전압제어 유전체 공진 발진기 신호를 샘플링 위상 비교기를 이용하여 VHF 대역의 기준 신호에 위상고정시켜 높은 주파수 안정도를 얻는 것으로 유럽형 FSS(Fixed Satellite Service)를 위한 10.00 GHz를 구현하였다. 측정 결과 본 논문의 위상고정 유전체 공진 발진기는 전압제어 유전체 공진 발진기보다 높은 주파수 안정도를 보였으며, 10.00 GHz에서 출력전력 10 dBm 이상이었고 carrier로 부터 10 KHz 벗어난 점에서 -80dBc/Hz의 위상 잡음을 얻었다.

• 한국통신학회논문지
• /
• 제30권2A호
• /
• pp.122-128
• /
• 2005

본 논문에서는 고조파 억압 특성 개선을 위한 저잡음 병렬 궤환형 발진기 (Parallel feedback oscillator)와 주파수 체배기 (frequency doubler)를 설계 및 제작하였다. 주파수 체배를 위한 발진기의 기본 주파수를 유전체 공진기 (DR: Dielectric Resonator) 여파기와 능동소자 사이에서 얻음으로써 불요 고조파를 현저히 억압하였다. 발진기의 기본 주파수 신호는 고조파 신호를 억압하기 위한 부가적인 대역 통과 여파기가 필요치 않으며 곧바로 주파수 체배기의 입력단으로 인가되어 주파수 체배기의 입력 정합 회로가 간단하다. 측정된 발진기의 고조파 억압 특성은 -47.7 dBc이고 주파수 체배기를 이용하였을 때 24.0 GHz 에서의 기본 주파수 억압 특성은 -37.5 dBc이다. 위상 잡음 특성은 중심 주파수에서 10 KHz와 100 KHz 떨어진 곳에서 각각 -80.3 dBc/Hz와 -93.5 dBc/Hz이다.

• 한국정보통신학회논문지
• /
• 제14권3호
• /
• pp.581-586
• /
• 2010

MC-DS-CDMA 전송 방식에서는 서로 직교성이 있는 여러 개의 부반송파들을 사용함으로서 주파수 다이버시티 효과를 얻을 수 있어 우수한 성능의 전송이 가능하다. 시변 페이딩 채널은 전송되는 MC-DS-CDMA 신호에 인접 부 반송파 간섭을 발생시켜 수신단에서 데이터 재생 시 비트오류율이 증가된다. 본 논문에서는 파일럿 심볼을 이용하여 채널을 추정하는 MC-DS-CDMA 시스템에서 선호가 시변 채널을 통하여 전송될 때의 시스템 성능을 분석한다. 이러한 다중 반송파 전송 방식에서는 채널 추정 에러, 송수산간 반송 주파수 편차 등에 의하여 시스템 성능이 열화 된다. 그러므로 위와 같은 영향들을 모두 고려하여 송선 신호가 다중 경로 페이딩 채널을 통하여 전송될 때의 데이터 비트오류율 성능을 분석한다.

• 한국ITS학회 논문지
• /
• 제3권2호
• /
• pp.69-74
• /
• 2004

본 논문에서는 MMC(Microwave Micro Cell)장비와 ITS용 무선장비에 사용될 수 있는 PLDRO를 설계하였다. 일반적인 PLDRO구조에 이중루프구조를 이용해 위상을 고정하였다. 제안된 이중루프구조 PLDRO의 측정결과 주파수 18.7GHz에서 0dBm의 출력레벨과 기준주파수에서 1kHz 떨어진 지점에서 -804Bc/Hz, 10kHz에서 -83dBc/Hz의 위상잡음 특성을 얻었다.

• Journal of information and communication convergence engineering
• /
• 제16권1호
• /
• pp.12-16
• /
• 2018

In this work, a voltage controlled oscillator (VCO) monolithic microwave integrated circuit (MMIC) was demonstrated for 10-GHz band motion detecting sensors. The VCO MMIC was fabricated using a $2-{\mu}m$ InGap/GaAs HBT process, and the tuning of the oscillation frequency is achieved by changing the internal capacitance in the HBT, instead of using extra varactor diodes. The implemented VCO MMIC has a micro size of $500{\mu}m{\times}500{\mu}m$, and demonstrates the value of inserting the VCO into a single chip transceiver. The experimental results showed that the frequency tuning characteristic was above 30 MHz, with the excellent output flatness characteristic of ${\pm}0.2dBm$ over the tuning bandwidth. And, the VCO MMIC exhibited a phase noise characteristic of -92.64 dBc/Hz and -118.28 dBc/Hz at the 100 kHz and 1 MHz offset frequencies from the carrier, respectively. The measured values were consistent with the design values, and exhibited good performance.

• 전자공학회논문지C
• /
• 제34C권11호
• /
• pp.66-75
• /
• 1997

We derive the system design parameters to implement the receiving system for the PCS mobile station to satisfy the J-sTD-018 which is the PCS mobile station(MS) minimum performance. Also we analyze the system performance and intermodulation spurious due to the values of a device cause the system performance degradation, is proposed. The simulation shows the receiver's maximum system noise figure to satisfy the receiver selectivity is approximately 11 dB. While the MS noise figure is 10dB with system margin 1 dB, the minimum selectivity is -71 dB at 1.25MHz frequency offset from the carrier frequency. And the input 3rd order intercept point of the MS class I and the MS class II~V is -9.5 dBm and -14dBm respectively. When the interference power level at the receiver is small, the receiver has better performance as we increase the gain of the LNA. However, when the interference level at the receiver is large, the receiver performance is heavily affected by the spurious as we increase the gain of the LNA. Thus, we proved the effectiveness of the LNA On/Off switching technique as to reduce the effect of the spurious.

• 한국전자파학회:학술대회논문집
• /
• 한국전자파학회 2003년도 종합학술발표회 논문집 Vol.13 No.1
• /
• pp.234-238
• /
• 2003

In this work, we have designed a fully integrated 2.4GHz LC-tuned voltage-controlled oscillator (VCO) with multiple tuning inputs for a $0.25-{\mu}m$ standard CMOS Process. The design of voltage-controlled oscillator is based on an LC-resonator with a spiral inductor of octagonal type and pMOS-varactors. Only two metal layer have been used in the designed inductor. The frequency tuning is achieved by using parallel pMOS transistors as varactors and back-gate tuned pMOS transistors in an active region. Coarse tuning is achieved by using 3-bit pMOS-varactors and fine tuning is performed by using back-gate tuned pMOS transistors in the active region. When 3-bit digital and analog inputs are applied to the designed circuits, voltage-controlled oscillator shows the tuning feature of frequency range between 2.3 GHz and 2.64 GHz. At the power supply voltage of 2.5 V, phase noise is -128dBc/Hz at 3MHz offset from the carrier, Total power dissipation is 7.5 mW.

• 한국전자파학회논문지
• /
• 제10권6호
• /
• pp.816-824
• /
• 1999

본 논문에서는 아날로그 위상비교기률 이용한 위상고정루프를 소개하였으며. 이 방법을 이용하여 20 GHz 대 고정국용 위상고정 국부발진기를 설계 제작하였다. 이 국부발진기는 하이브리드 형태의 18 GHz VCDRO (Voltage Controlled Dielectric Resonator Oscillator)와 완충증폭기 및 아날로그 위상검출기로 이루어져 있다. 일반적인 크리스탈 발전기의 N배 이외의 주파수를 위상고정하기 위하여 VHF PLL로 구성되어 있다. 국부발 진기의 발진전력은 18 GHz에서 약 21 dBm. 고조파억압은 - 34 dBc로 안정된 위상고정 상태를 나타내었다. 이때의 SSB위상잡음은 -75 dBc/Hz@10 kHz로 측정되었다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2003년도 통신소사이어티 추계학술대회논문집
• /
• pp.32-36
• /
• 2003

In this work, we have designed a fully integrated 2.4GHz LC-tuned voltage-controlled oscillator (VCO) with multiple tuning inputs for a 0.25-$\mu\textrm{m}$ standard CMOS process. The design of voltage-controlled oscillator is based on an LC-resonator with a spiral inductor of octagonal type and pMOS-varactors. Only two metal layer have been used in the designed inductor. The frequency tuning is achieved by using parallel pMOS transistors as varactors and back-gate tuned pMOS transistors in an active region. Coarse tuning is achieved by using 3-bit pMOS-varactors and fine tuning is performed by using back-gate tuned pMOS transistors in the active region. When 3-bit digital and analog inputs are applied to the designed circuits, voltage-controlled oscillator shows the tuning feature of frequency range between 2.3 GHz and 2.64 GHz. At the power supply voltage of 2.5 V, phase noise is -128dBc/Hz at 3MHz offset from the carrier. Total power dissipation is 7.5 mW.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2001년도 추계종합학술대회
• /
• pp.307-310
• /
• 2001

본 논문에서는 광대역 무선가입자망(BWLL)의 핵심부품인 기지국용 모뎀의 상향링크 수신기의 설계 및 구현에 관하여 연구하였다. 수신기는 정합필터와 디지털 다운 컨버터, 그리고 동기회로로 구성되어 있다. 동기회로의 경우 심벌 타이밍 복구를 위하여 가드너 알고리즘을 사용하였고 반송파 주파수 복구를 위하여 4승법을 사용하였으며 반송파 위상 복구는 DD알고리즘을 사용하였다. 성능 분석을 위하여 제안된 알고리즘에 대한 시뮬레이션 결과와 VHDL로 코딩되어 FPGA에 구현된 실제회로의 결과를 비교, 분석하였다. 실험에 사용된 칩은 Alter사의 APEX20KE 시리즈의 60만 게이트 칩이다. 성능분석 결과 주파수 옵셋이 심벌율의 4.7% 까지 동기기가 잘 동작 하였다.