• 제목/요약/키워드: bottom gate

검색결과 237건 처리시간 0.048초

Impacts of Trapezoidal Fin of 20-nm Double-Gate FinFET on the Electrical Characteristics of Circuits

  • Ryu, Myunghwan;Kim, Youngmin
    • JSTS:Journal of Semiconductor Technology and Science
    • /
    • 제15권4호
    • /
    • pp.462-470
    • /
    • 2015
  • In this study, we analyze the impacts of the trapezoidal fin shape of a double-gate FinFET on the electrical characteristics of circuits. The trapezoidal nature of a fin body is generated by varying the angle of the sidewall of the FinFET. A technology computer-aided-design (TCAD) simulation shows that the on-state current increases, and the capacitance becomes larger, as the bottom fin width increases. Several circuit performance metrics for both digital and analog circuits, such as the fan-out 4 (FO4) delay, ring oscillator (RO) frequency, and cut-off frequency, are evaluated with mixed-mode simulations using the 3D TCAD tool. The trapezoidal nature of the FinFET results in different effects on the driving current and gate capacitance. As a result, the propagation delay of an inverter decreases as the angle increases because of the higher on-current, and the FO4 speed and RO frequency increase as the angle increases but decrease for wider angles because of the higher impact on the capacitance rather than the driving strength. Finally, the simulation reveals that the trapezoidal angle range from $10^{\circ}$ to $20^{\circ}$ is a good tradeoff between larger on-current and higher capacitance for an optimum trapezoidal FinFET shape.

Short-gate SOI MESFET의 문턱 전압 표현 식 도출을 위한 해석적 모델 (An Analytical Model for Deriving The Threshold Voltage Expression of A Short-gate Length SOI MESFET)

  • 갈진하;서정하
    • 대한전자공학회논문지SD
    • /
    • 제45권7호
    • /
    • pp.9-16
    • /
    • 2008
  • 본 논문에서는 short-gate SOI MESFET의 문턱전압 도출을 위한 간단한 해석적 모델을 제시하였다. 완전 공핍된 실리콘 채널 영역에서는 2차원 Poisson 방정식을, buried oxide 영역에서는 2차원 Laplace 방정식을 반복법(iteration method)을 이용해 풀어 각 영역 내에서의 전위 분포를 채널에 수직한 방향의 좌표에 대해 5차 다항식으로 표현하였으며 채널 바닥 전위를 구하였다. 채널 바닥 전위의 최소치가 0이 되는 게이트 전압을 문턱 전압으로 제안하여 closed-form의 문턱 전압 식을 도출하였다. 도출된 문턱 전압 표현 식을 모의 실험한 결과, 소자의 구조 parameter와 가해진 bias 전압에 대한 정확한 의존성을 확인할 수 있었다.

High performance of ZnO thin film transistors using $SiN_x$ and organic PVP gate dielectrics

  • Kim, Young-Woong;Park, In-Sung;Kim, Young-Bae;Choi, Duck-Kyun
    • 한국결정성장학회지
    • /
    • 제17권5호
    • /
    • pp.187-191
    • /
    • 2007
  • The device performance of ZnO-thin film transistors(ZnO-TFTs) with gate dielectrics of $SiO_2,\;SiN_x$ and Polyvinylphenol(PVP) having a bottom gate configuration were investigated. ZnO-TFTs can induce high device performance with low intrinsic carrier concentration of ZnO only by controlling gas flow rates without additional doping or annealing processes. The field effect mobility and on/off ratio of ZnO-TFTs with $SiN_x$ were $20.2cm^2V^{-1}s^{-1}\;and\;5{\times}10^6$ respectively which is higher than those previously reported. The device adoptable values of the mobility of $1.37cm^2V^{-1}s^{-1}$ and the on/off ratio of $6{\times}10^3$ were evaluated from the device with organic PVP dielectric.

수직수문하의 경계층흐름 (Boundary Layer Flow Under a Sluice Gate)

  • 이정열
    • 물과 미래
    • /
    • 제27권3호
    • /
    • pp.95-105
    • /
    • 1994
  • 수직수문하의 경계층 흐름(boundary layer flow)이 경계고정좌표계(Boundary- Fitted Coordinate System)에서 무작위 소용돌이 판 방법(Random Vortex Sheet Method)과 요소내 소용돌이 방법(Vortex-in-Cell Method)을 이용하여 수치계산되었다. 수치해에 의한 수문을 따라 형성된 경계층이 수축률의 실험자료와 비점성이론에 의한 그 결과의 차이를 유발하는 주원인인 것으로 보여진다. 그 동안 주원인일 것으로 믿어왔던 바닥면 경게층의 역할은 수문면의 그 것보다는 적은 것으로 수치계산되었다. 또한 차원해석을 통하여 경계층 흐름에 의한 수축율의 그 차이가 수문 길이의 평방근에 반비례하는 것으로 추정되었으며, 이는 Benjamin(1956)에 의하여 분석된 것과 결국 동일한 것임이 밝혀졌다. 수치모델과 차원해석에 따른 결과는 Benjamin(1956)에 의해 얻어진 수축률의 실허미와 비교하여 만족할 만하였다.

  • PDF

DGMOSFET에서 채널길이와 두께 비에 따른 문턱전압변화분석 (Analysis of Threshold Voltage Roll-off for Ratio of Channel Length and Thickness in DGMOSFET)

  • 정학기
    • 한국정보통신학회:학술대회논문집
    • /
    • 한국해양정보통신학회 2010년도 춘계학술대회
    • /
    • pp.765-767
    • /
    • 2010
  • 본 연구에서는 상단게이트와 하단게이트를 갖는 더블게이트 MOSFET에서 채널길이와 채널두께의 비에 따른 문턱전압의 변화에 대하여 분석하였다. 더블게이트 MOSFET는 두개의 게이트를 가지고 있기 때문에 전류제어 능력이 기존 MOSFET의 두배에 가깝고 나노소자에서 단채널효과를 감소시킬 수 있다는 장점이 있다. MOSFET에서 채널길이와 채널두께는 소자의 크기를 결정하며 단채널효과에 커다란 영향을 미치고 있다. 채널길이가 짧아지면서 채널두께와의 비에 따라 단채널효과 중 문턱전압의 변화가 크게 영향을 받고 있다. 그러므로 이 연구에서는 DGMOSFET에서 채널길이와 채널두께의 비를 변화시키면서 문턱전압의 변화를 분석할 것이다.

  • PDF

도핑분포함수에 따른 비대칭 이중게이트 MOSFET의 문턱전압이동현상 (Threshold Voltage Shift for Doping Profile of Asymmetric Double Gate MOSFET)

  • 정학기
    • 한국정보통신학회논문지
    • /
    • 제19권4호
    • /
    • pp.903-908
    • /
    • 2015
  • 본 연구에서는 비대칭 이중게이트(double gate; DG) MOSFET의 채널 내 도핑분포함수의 변화에 따른 문턱전압이동 현상에 대하여 분석하였다. 반도체소자를 도핑시킬 때는 주로 이온주입법을 사용하며 이때 분포함수는 가우스분포를 나타내고 있다. 가우스분포함수는 이온주입범위 및 분포편차에 따라 형태를 달리하며 이에 따라 전송특성도 변화하게 된다. 그러므로 비대칭 DGMOSFET의 채널 내 도핑분포함수의 변화는 문턱전압에 영향을 미칠 것이다. 문턱전압은 트랜지스터가 동작하는 최소한의 게이트전압이므로 단위폭 당 드레인 전류가 $0.1{\mu}A$ 흐를 때 상단 게이트전압으로 정의하였다. 문턱전압을 구하기 위하여 해석학적 전위분포를 포아송방정식으로부터 급수형태로 유도하였다. 결과적으로 도핑농도가 증가하면 도핑분포함수에 따라 문턱전압은 크게 변하였으며 특히, 고 도핑 영역에서 하단 게이트전압에 따라 이온주입범위 및 분포편차에 의한 문턱전압의 변화가 크게 나타나는 것을 알 수 있었다.

세라믹 단열 게이트를 이용한 블로우성형용 PET 프리폼의 백화현상 저감 기술 (Improving the Whitening Phenomenon Technology for Preform PET Injection Molding by Using a Ceramic Insulation Gate)

  • 곽태수;황덕상;강병욱;김태규
    • 한국기계가공학회지
    • /
    • 제16권6호
    • /
    • pp.63-68
    • /
    • 2017
  • The purpose of this study is to improve the whitening phenomenon around the PET preform gate for blow molding. CAE analysis of plastic injection molding has been applied to design of preform shape and select the injection molding conditions. A ceramic insulation gate with lower thermal conductivity than metal is applied to improve the whitening phenomenon created around the gate in the injection molding process. According to the results of CAE analysis, the warpage deformation at the square corner was estimated to be about 0.34 mm at the bottom. From the results of the temperature history analysis, it was confirmed that the resin near the gate cooled more rapidly than the cavity. Ceramic insulated gates were fabricated to reduce the cooling rate and experiments were conducted to confirm the effectiveness of the whitening phenomenon improvement. As a result of the ceramic insulation gate experiment, it was confirmed that the whitening phenomenon was significantly reduced around the gate.

비대칭 이중게이트 MOSFET의 채널도핑에 따른 문턱전압이하 스윙 분석 (Analysis of Subthreshold Swing for Channel Doping of Asymmetric Double Gate MOSFET)

  • 정학기
    • 한국정보통신학회논문지
    • /
    • 제18권3호
    • /
    • pp.651-656
    • /
    • 2014
  • 본 연구에서는 비대칭 이중게이트 MOSFET의 채널도핑 변화에 따른 문턱전압이하 스윙의 변화를 분석하였다. 문턱전압이하 스윙은 문턱전압이하 영역에서 발생하는 차단전류의 감소정도를 나타내는 요소로서 디지털회로 적용에 매우 중요한 역할을 한다. 비대칭 이중게이트 MOSFET의 문턱전압이하 스윙을 분석하기 위하여 포아송방정식을 이용하였다. 비대칭 이중게이트 MOSFET는 대칭 이중게이트 MOSFET와 달리 상하단 게이트의 산화막 두께 및 인가전압을 다르게 제작할 수 있다. 본 연구에서는 비대칭 이중게이트 MOSFET의 채널 내 농도변화 및 게이트 산화막 두께 그리고 인가전압 등이 문턱전압이하 스윙에 미치는 영향을 관찰하였다. 특히 포아송방정식을 풀 때 도핑분포함수로 가우스분포함수를 이용하였으며 가우스분포함수의 파라미터인 이온주입범위 및 분포편차에 대한 문턱전압이하 스윙의 변화를 관찰하였다. 분석결과, 문턱전압이하 스윙은 도핑농도 및 분포함수에 따라 크게 변화하였으며 게이트 산화막 두께 및 인가전압에 크게 영향을 받는 것을 관찰할 수 있었다.

RF Magnetron Sputtering으로 증착된 ZnO의 증착 특성과 이를 이용한 Thin Film Transistor특성 (Thin Film Transistor Characteristics with ZnO Channel Grown by RF Magnetron Sputtering)

  • 김영웅;최덕균
    • 마이크로전자및패키징학회지
    • /
    • 제14권3호
    • /
    • pp.15-20
    • /
    • 2007
  • 플라스틱 기판에 적용이 가능한 최대 공정온도 $270^{\circ}C$ 이하에서 ZnO-TFT 소자를 제작하였다. ZnO-TFT 소자는 bottom gate 구조로 제작되었으며, ICP-CVD로 형성된 $SiO_2$ 산화물 게이트 공정을 제외하고는 모든 박막증착 공정은 RF-magnetron sputtering process를 이용하였다. ZnO 박막은 Ar과 $O_2$ gas 유량의 비율에 따라 여러 가지 조건에서 RF-magnetron sputtering 시스템을 이용하여 상온에서 증착하였다. Ar과 $O_2$ gas의 비율에 따라 제작된 TFT 소자는 모두 enhancement 모드의 소자특성을 나타내었고, 또한 가시광선영역에 있어 80% 이상의 높은 투과율을 보였다. ZnO 증착시 순수 Ar을 사용하여 제작된 ZnO-TFT의 경우에, $1.2\;cm^2/Vs$의 field effect mobility, 8.5 V의 threshold voltage, 그리고 $5{\times}10^5$의 높은 on/off ratio, 1.86 V/decade의 swing voltage로 가장 우수한 전기적 특성을 보였다.

  • PDF

시화호의 배수갑문 운용에 따른 수질변화 (The Variation of Water Quality due to Sulice Gate Operation in Shiwha Lake)

  • 김종구;김준우;조은일
    • 한국환경과학회지
    • /
    • 제11권12호
    • /
    • pp.1205-1215
    • /
    • 2002
  • To evaluate the change for water quality after the water gate operation in Shiwha lake, in situ survey were conducted on september in 2000 and January, march, jane in 2001. Chemical characteristics and eutrophication level was estimated from the survey data. The water quality of the Shihwa lake was greatly affected by pollutant load from rainfall, and formation of stratification in summer and winter was increased to effect on nutrient release from sediment. Especially, high concentration of chlorophyll-a was occurred in autumn, due to increased nutrient, high water temperature and low salinity after rainfall runoff. The mean concentration of DIN, DIP were 0.346mg/L, 0.0217mg/L in surface water and 0.826mg/L, 0.0415mg/L in bottom water, respectively, which were over III grade of seawater standard. Also high percentage of ammonia nitrogen to DIN in bottom water for autumn and winter was affected by released nutrient from sediment. Correlation analysis of chlorophyll-a versus TSS was shown that organic matter was affected by autochthonous organic matter stem from the algae, these factor showed reverse correlation about salinity. Closely correlations among to the water quality constituent in continuity survey was appeared. The results of eutrophication index estimation showed the high potentiality of red tide occurrence in Shiwha lake, particularity in summer or fall. Overall water quality was greatly improve to compared with measuring data during 1997~1998 at the beginning water gate operation, which reported by KORDI. Therefore, to improve of water quality in Shiwha lake, we need to establish of management plan about nutrient release from sediment, rainfall runoff, maximum of seawater exchange.