• 한국통신학회논문지
• /
• 제24권12B호
• /
• pp.2415-2423
• /
• 1999

We propose a new optical method which conceals the data of authorized persons by encryption before they are stored or compared in the pattern recognition system for security systems. This proposed security system is made up of two subsystems : a proposed optical encryption system and a pattern recognition system based on the JTC which has been shown to perform well. In this system, each image of authorized persons as a reference image is stored in memory units through the proposed encryption system. And if a fingerprint image is placed in the input plane of this security system for access to a restricted area, the image is encoded by the encryption system then compared with the encrypted reference image. Therefore because the captured input image and the reference data are encrypted, it is difficult to decrypt the image if one does not know the encryption key bit stream. The basic idea is that the input image is encrypted by performing optical XOR operations with the key bit stream that is generated by digital encryption algorithms. The optical XOR operations between the key bit stream and the input image are performed by the polarization encoding method using the polarization characteristics of LCDs. The results of XOR operations which are detected by a CCD camera should be used as an input to the JTC for comparison with a data base. We have verified the idea proposed here with computer simulations and the simulation results were also shown.

• 대한전자공학회논문지SD
• /
• 제40권2호
• /
• pp.88-97
• /
• 2003

본 논문에서는 위상부호 홀로그램 중첩 시스템에 대한 모의실험을 통하여 동일한 회절효율을 갖기 위한 각 홀로그램들의 기록시간을 계산한 후 이것을 하나의 이론식으로 유도하였다. 이러한 이론식을 이용하여 8비트, 16비트 및 32비트 위상부호 홀로그램 중첩 시스템에서의 홀로그램 회절효율이 각각 ±5%, ±7.2% 및 ±8.4%이내의 오차로 균일하게 주어짐을 모의실험을 통해 확인하였다. 그 다음 서로 다른 4개의 홀로그램을 BaTiO₃결정체에 중첩 저장 및 복원하는 실험을 실시하여 본 논문의 시간 분배가 기존의 방법에 비하여 복원되는 홀로그램들의 회절효율을 더욱 균일하게 만든다는 것을 확인하였다.

• 한국콘텐츠학회:학술대회논문집
• /
• 한국콘텐츠학회 2006년도 추계 종합학술대회 논문집
• /
• pp.250-253
• /
• 2006

본 논문은 컬러 이미지에서 비트플레인의 복잡도를 이용한 적응적 스테가노그라피 방법을 제안하였다. 기존에 비트플레인을 이용한 스테가노그라피 방법들은 대용량의 데이터를 삽입하기 위해 고정 임계값과 가중치를 사용하거나 비트플레인에 따라 가변 크기를 구하여 정보를 삽입하는 반면에 본 논문에서는 컬러이미지에서, 각 커버이미지의 비트플레인의 블록별 복잡도와 삽입할 데이터의 복잡도, 유사도를 측정하고, 비교분석 하여 가장 적합한 비트플레인 블록에 정보를 삽입하는 방법을 제안하였다. 실험 결과 제안 방법은 기존의 방법보다 화질과 삽입 용량 면에서 보다 향상된 결과를 얻을 수 있었다

• 방송공학회논문지
• /
• 제14권1호
• /
• pp.70-80
• /
• 2009

가시광 통신(Visible Light Communication)시스템에서 고속 데이터 통신을 위한 최적의 line coding 기법을 제안한다. 새롭게 제안한 B4-HBT line coding은 1은 +Voltage와 -Voltage를 서로 교번하여 부호화하는데 1은 처음에는 +V, 그다음에는 -V로 서로 상반되게 극성을 대응하는 형태를 취한다. 여기에 연속적인 0비트가 4개가 존재하면 그전에 존재한 1비트에 상반되는 V를 같고 5개의 연속적인 마지막 0비트에서 반대부호 V를 갖고 1비트마다 반 비트 변이를 주어 오류를 줄이고 잡음의 영향을 적게 하였다. 시뮬레이션 결과에서 존재하고 있는 line coding과 비교하여 2${\sim}$3dB 이득을 보인다.

• 한국컴퓨터정보학회논문지
• /
• 제17권11호
• /
• pp.1-10
• /
• 2012

본 논문에서는 16비트 Thumb 명령어 집합 구조를 개선하기 위하여 주소 지정 방식을 확장하는 기법을 제시한다. 제시된 방법의 핵심 아이디어는 사용 빈도가 낮은 명령어들의 레지스터필 드의 너비를 감소시키고 이를 통해 절약한 비트들을 이용하여 사용 빈도가 높은 명령어들에 새로운 주소 지정 방식을 도입하는 것이다. 제시된 기법은 16 비트 Thumb 구조의 상위 집합인 32비트 ARM 구조에서 사용되는 유용한 주조 지정 방식들을 채택한다. 데이터 리스트에 대한 접근 속도를 향상시키기 위하여 크기가 조정된 레지스터 오프셋 주소 지정 방식과 사후 인덱스 주소 지정 방식이 로드와 저장 명령어에 도입된다. 실험결과, 제시된 방법은 전통적인 방식과 비교하여 평균 8.5%의 성능을 향상시킨다.

• 한국초전도ㆍ저온공학회논문지
• /
• 제7권1호
• /
• pp.9-12
• /
• 2005

We have constructed an RSFQ 4-bit Arithmetic Logic Unit (ALU) in a pipelined structure. An ALU is a core element of a computer processor that performs arithmetic and logic operation on the operands in computer instruction words. We have simulated the circuit by using Josephson circuit simulation tools. We used simulation tools of XIC, $WRspice^{TM}$, and Julia. To make the circuit work faster, we used a forward clocking scheme. This required a careful design of timing between clock and data pulses in ALU. The RSFQ 1-bit block of ALU used in constructing the 4-bit ALU was consisted of three DC current driven SFQ switches and a half-adder. By commutating output ports of the half adder, we could produce AND, OR, XOR, or ADD functions. The circuit size of the 4-bit ALU when fabricated was 3 mm x 1.5 mm, fitting in a 5 mm x 5mm chip. The fabricated 4-bit ALU operated correctly at 5 GHz clock frequency. The chip was tested at the liquid-helium temperature.

• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2013년도 추계학술대회
• /
• pp.365-367
• /
• 2013

본 논문에서는 $0.18{\mu}m$ CMOS 공정 기술을 이용하여 12-bit 1MSps 연속 근사화 아날로그-디지털 변환기(Analog to Digital Converter : ADC)를 설계하였다. 설계된 아날로그-디지털 변환기는 Cadence Tool을 이용하여 시뮬레이션 및 레이아웃을 진행하였다. 시뮬레이션 결과 1.8V의 공급전압에서 전력 소모는 5.5mW였고, 입력 신호의 주파수가 100kHz일 때, SNDR은 70.03dB, 유효 비트수는 11.34bit의 결과를 보였다. 설계된 변환기는 $0.8mm{\times}0.7mm$ 크기로 레이아웃 되었다.

• 한국컴퓨터정보학회논문지
• /
• 제12권2호
• /
• pp.63-70
• /
• 2007

DES는 64비트의 평문을 64비트의 암호문으로 암호화하는 블록 사이퍼 암호 시스템으로 1976년 표준으로 채택되어 20년 동안 전세계적으로 널리 쓰여왔다. 그러나 하드웨어와 암호 해독 기술의 발달로 인해 취약점이 드러난 DEB는 더 이상 안전하지 않기 때문에 암호화 강도를 높인 새로운 암호 시스템이 요구되었다. 이에 따라 여러 가지 방법이 제안되었으며, 그 중에서 NG-DES[1]에서는 키 길이의 확장과 비선형 f함수를 사용하여 기존 DES보다 암호화 강도를 높일 수 있었다. NG-DES는 기존의 DES를 64비트에서 128비트로 확장하면서 각 라운드에 사용되는 Fiestel 구조 또한 확장하였는데. 이 구조는 각 평문 비트 변화가 전체 암호문 비트에 영향을 미치지 못하는 단점을 가지고 있다. 본 논문에서는 NG-DES에서 제안된 확장 Fiestel 구조에서 라운드 간의 입출력 연결을 효과적으로 교차시킴으로써 혼돈과 확산을 증가시켜 암호화 강도를 높인 암호 시스템을 제안한다.

• 한국통신학회논문지
• /
• 제38C권7호
• /
• pp.623-629
• /
• 2013

본 논문에서는 뇌파 전송 프로토콜 설계하고 이를 검증할 테스트 플랫폼 제작 결과를 소개한다. 건식 전극에서 검출된 뇌파는 인접한 ADC(analog-to-digital converter)를 거쳐 디지털 신호로 변환되고, 각 센서 노드에서 디지털 신호로 변환된 뇌파는 $I^2C$(inter-integrated circuit) 프로토콜을 통해서 DSP(digital signal processor) 플랫폼으로 전송된다. DSP 플랫폼에서는 뇌파 전처리 알고리즘 수행 및 뇌 특성 벡터 추출 등의 기능을 수행한다. 본 연구에서는 각 채널당 10비트 또는 12비트 ADC를 사용하여 최대 16채널의 데이터를 전송하기 위하여 $I^2C$ 프로토콜을 적용하였다. 실험결과 4바이트 데이터 버스트전송을 수행하면 통신오버헤드가 2.16배로 측정이 되어 10 비트 또는 12 비트 1 ksps ADC를 16채널로 사용시 총 데이터전송율이 각각 345.6 kbps, 414.72 kbps 로 확인되었다. 따라서 400 kbps 고속전송모드 $I^2C$를 사용할 경우 ADC 비트에 따라서 슬레이브와 마스터의 채널비가 각각 16:1, $(8:1){\times}2$ 로 되어야 한다.

• 한국컴퓨터정보학회논문지
• /
• 제24권11호
• /
• pp.21-27
• /
• 2019

임베디드 시스템에서는 서비스 특성에 따라 정해진 시간 내에 처리해야하는 하드 실시간 시스템과 처리 시간이 더 유연한 유연한 실시간 시스템을 분리해야합니다. 실시간을 동시에 수행하기 위해 운영 체제를 8BIT MCU와 같은 저 성능 임베디드 장치로 이식하는 것은 어렵습니다. RTOS (실시간 OS)를 사양이 낮은 MCU에 포팅하고 여러 작업을 수행 할 때 실시간 및 일반 처리 성능이 크게 저하되어 8BIT MCU와 같은 저 성능 MCU로 포팅 된 운영체제에 하드 실시간 시스템이 필요한 경우 성능 저하로 인해 하드웨어 및 소프트웨어를 다시 설계하는 문제가 발생되고 있습니다. 저성능 MCU에 이식 된 RTOS (저 성능 MCU로 포팅)에서 실시간 처리 시스템 요구 사항을 처리에 대하여 연구하고 프로세스 스케줄링에 대하여 연구가 진행되었습니다.