• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2015년도 제49회 하계 정기학술대회 초록집
• /
• pp.136.2-136.2
• /
• 2015

반도체 제조는 chip의 성능 향상 및 단가 하락을 위해 지속적으로 pattern size가 nano size로 감소해 왔고, capacitor 용량은 증가해 왔다. 이러한 현상은 contact hole의 aspect ratio를 지속적으로 증가시킨바, 그에 따라 최적의 HARC (high aspect ratio contact)을 확보하는 적합한 dry etch process가 필수적이다. 그러나 HARC dry etch process는 많은 critical plasma properties 에 의존하는 매우 복잡한 공정이다. 따라서, critical plasma properties를 적절히 조절하여 higher aspect ratio, higher etch selectivity, tighter critical dimension control, lower P2ID과 같은 plasma characteristics을 확보하는 것이 요구된다. 현재 critical plasma properties를 제어하기 위해 다양한 plasma etching 방법이 연구 되어왔다. 이 중 plasma를 낮은 kHz의 frequency에서 on/off 하는 pulsed plasma etching technique은 nanoscale semiconductor material의 etch 특성을 효과적으로 향상 시킬 수 있다. 따라서 본 실험에서는 dual-frequency capacitive coupled plasma (DF-CCP)을 사용하여 plasma operation 동안 duty ratio와 pulse frequency와 같은 pulse parameters를 적용하여 plasma의 특성을 각각 제어함으로써 etch selectivity와 uniformity를 향상 시키고자 하였다. Selective SiO2 contact etching을 위해 top electrode에는 60 MHz pulsed RF source power를, bottom electrode에는 2MHz pulse plasma를 인가하여 synchronously pulsed dual-frequency capacitive coupled plasma (DF-CCP)에서의 plasma 특성과 dual pulsed plasma의 sync. pulsing duty ratio의 영향에 따른 etching 특성 등을 연구 진행하였다. 또한 emissive probe를 통해 전자온도, OES를 통한 radical 분석으로 critical Plasma properties를 분석하였고 SEM을 통한 etch 특성분석과 XPS를 통한 표면분석도 함께 진행하였다. 그 결과 60%의 source duty percentage와 50%의 bias duty percentage에서 가장 향상된 etch 특성을 얻을 수 있었다.

• 한국표면공학회지
• /
• 제48권6호
• /
• pp.360-370
• /
• 2015

As the size of the semiconductor devices shrinks to nanometer scale, the importance of plasma etching process to the fabrication of nanometer scale semiconductor devices is increasing further and further. But for the nanoscale devices, conventional plasma etching technique is extremely difficult to meet the requirement of the device fabrication, therefore, other etching techniques such as use of multi frequency plasma, source/bias/gas pulsing, etc. are investigated to meet the etching target. Until today, various pulsing techniques including pulsed plasma source and/or pulse-biased plasma etching have been tested on various materials. In this review, the experimental/theoretical studies of pulsed plasmas during the nanoscale plasma etching on etch profile, etch selectivity, uniformity, etc. have been summarized. Especially, the researches of pulsed plasma on the etching of silicon, $SiO_2$, and magnetic materials in the semiconductor industry for further device scaling have been discussed. Those results demonstrated the importance of pulse plasma on the pattern control for achieving the best performance. Although some of the pulsing mechanism is not well established, it is believed that this review will give a certain understanding on the pulsed plasma techniques.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 1993년도 하계학술대회 논문집 B
• /
• pp.1193-1196
• /
• 1993

Electrical properties of $C_{22}$-Quinolium(TCNQ) Langmuir-Blodgett(LB) films are reported depending on a type of applied voltage on a type of applied voltage and temperature. A conductivity was identified to be anisotropic with a ratio of ${\sigma}||/{\sigma}{\bot}{\simeq}10^7$ at room temperature. The I-V characteristics along the film surface direction show an ohmic behavior up to a few hundred volts. But the I-V characteristics in the vertical direction display an ohmic behavior for low-electric field, and a nonohmic behavior for high-electric field. This nonohmic behavior has already been interpreted as a conduction mechanism of space-charge limited current and Schottky effect near the electric-field strengh of $10^6$ V/cm. When the electric field exceeds further, there is anormalous phenomia similiar to breakdown. From the study of I-V characteristics with the application of step or pulse voltage, we have found that the breakdown voltage shifts to higher one as the step or pulse interval becomes shorter. These results indicate that the breakdown is due to both electrical and thermal effect. To see the infulence of temperature, current was measured as function of temperature with several bias voltages, which are lower than that of breakdown. It shows that the current increases about 3 orders of magnitude near $60{\sim}70^{circ}C$, and remains constant for a while up to $140^{\circ}C$ and then suddenly drops. Arahidic acid was used to cmpare with $C_{22}$-Quinolium(TCNQ) LB films.

• 한국전자파학회논문지
• /
• 제24권9호
• /
• pp.883-891
• /
• 2013

스마트폰 무선 충전 시나리오에서는 송신 패드에 비해 수신 패드의 크기가 작으므로 수신 패드의 위치에 상관없이 일정한 전력을 부하에 공급하는 것이 중요하다. 본 논문에서는 송신 패드와 수신 패드의 크기가 각각 $16cm{\times}18cm$와 $6cm{\times}8cm$의 직사각형 구조를 갖는 경우, 무선 전력 전송 송신부에 위치한 E급 증폭기의 Drain 바이어스 전압만을 조정하여 수신 패드의 위치에 상관없이 일정한 전력이 부하에 공급되는 방식을 제안하였다. 설계된 LF-대역 무선 전력 시스템의 구성은 PWM IC인 TL494로 제어되는 Buck converter 구조의 전원 회로, 저가의 IRF510 power MOSFET을 이용한 E급 증폭기, 송신 패드 및 수신 패드, 그리고 Schottky 다이오드를 이용한 풀 브릿지 정류기로 구성된다. 제작된 무선 전력 전송 시스템은 바이어스 조정을 하지 않는 경우 240 kHz에서 최대 4 W 출력과 67 % 이상의 시스템 효율을 가지며, 바이어스 조정을 하는 경우에는 수신 패드의 위치에 상관없이 수신 전력을 2 W로 일정하게 유지할 수 있다.

• 전자공학회논문지
• /
• 제50권12호
• /
• pp.40-48
• /
• 2013

본 논문에서는 0.18um CMOS(1P6M) 공정을 이용하여 무인차량용 단거리 라이다 시스템을 위한 멀티채널 트랜스임피던스 증폭기(TIA) 어레이 회로를 구현하였다. 트랜스임피던스 증폭기 어레이 구조는 전압모드 $4{\times}4$ 채널 Inverter TIA 어레이와 전류모드 $4{\times}4$ 채널 Common-Gate(CG) TIA 어레이 두 가지를 설계했으며, 전체적으로 $4{\times}8$의 32-채널을 갖도록 설계하였다. 먼저, Inverter TIA는 피드백 저항을 가진 Inverter 입력구조와 CML 출력버퍼단으로 구성되어 있으며, 저잡음 및 저전력 특성뿐 아니라, virtual ground를 갖도록 설계함으로써 DC 전류조절이 가능하여 이득과 출력 임피던스 컨트롤이 가능하도록 하였다. 또한, CG-TIA는 on-chip bandgap reference로부터 bias 전압을 이용하고, 소스팔로워 출력버퍼를 사용하여 고주파수 이득을 높였으며, 기본적인 구조 상 CG-TIA는 채널당 칩 면적이 Inverter TIA에 비해 1.26배 작게 설계되었다. 포스트 레이아웃 시뮬레이션 결과, 제안한 Inverter TIA 어레이는 각 채널당 57.5-dB${\Omega}$ 트랜스임피던스 이득, 340-MHz 대역폭, 3.7-pA/sqrt(Hz) 평균 잡음전류 스펙트럼 밀도, 및 2.84-mW (16채널 45.4-mW) 전력소모를 가졌다. CG-TIA 어레이는 채널당 54.5-dB${\Omega}$ 트랜스임피던스 이득, 360-MHz 대역폭, 9.17-pA/sqrt(Hz) 평균 잡음전류 스펙트럼 밀도, 4.24-mW (16채널 67.8-mW) 전력소모를 가졌다. 단, 펄스 시뮬레이션 결과, CG-TIA 어레이가 200-500-Mb/s 동작속도에서 훨씬 깨끗하게 구분 가능한 출력펄스를 보였다.

• 한국정보통신학회논문지
• /
• 제18권7호
• /
• pp.1777-1783
• /
• 2014

본 연구에서는 전자장비 내방사화 기술의 새로운 효율적 접근방법인 전원제어형 방호장치에서 핵심 기능을 수행하는 고속 반도체 센서를 개발하고 그 특성을 분석하였다. 먼저, 펄스방사선에 의한 다이오드 내부에서의 생성 전하를 계산한 후 TCAD로 모델링하여 $42{\mu}m$ 진성층의 실리콘 에피텍시 웨이퍼 기반의 고속 신호탐지용 PIN 다이오드 센서를 다양한 구조로 설계하였다. PAL의 Test LINAC의 전자빔 변환 감마방사선 4.88E8 rad(Si)/sec에 대한 실측시험에서 소자의 면적에 비례하는 광감도와 응답속도 증가 결과를 얻었으며 포화특성과 소자의 균일성을 기준으로 2mm직경의 센서를 최적으로 판단되었다. 선정 센서를 대상으로 한 펄스감마선 고출력 범위(2.47E8 rad(Si)/sec~6.21E8 rad(Si)/sec)로 선량률 가변시험에서는 개발한 소자가 시험장치의 고 선량률 영역에서 전원제어 신호처리에 충분한 60mA 이상의 광전류 피크값과 함께 350 ns 이하의 고속 응답특성을 가지는 선형적 센서임을 확인하였다.