• 전기학회논문지
• /
• 제60권12호
• /
• pp.2286-2292
• /
• 2011

In this paper we present the design of Low Noise Amplifier(LNA), mixer and filter for RF front-end part of partial discharge monitoring system. The monitoring system of partial discharge in high voltage power machinery is used to prevent many kinds of industrial accidents, and is usually composed of three parts - sensor, RF front-end and digital microcontroller unit. In our study, LNA, mixer and filter are key components of the RF front-end. The LNA consists of common gate and common source-cascaded structure and uses the resistive feedback for broad band matching. A coupled line structure is utilized to implement the filter, of which size is reduced by the meander structure. The mixer is designed using dual gate structure for high isolation between RF and local oscillator signal.

• 대한전자공학회논문지TC
• /
• 제44권7호통권361호
• /
• pp.23-28
• /
• 2007

본 논문에서는 무선 랜용 이중대역 GaAs FET 저잡음 증폭기를 설계하기 위하여 인덕턴스 소스 피드백을 이용하고 입력 단에는 이중대역 LC 공진회로를 이용하였으며, 출력단에는 Cheyshev 필터의 임피던스 변환 회로를 이용하였다. 이중대역 증폭기의 입출력정합회로 설계에 필요한 기법 및 수식들을 유도하였으며 설계된 증폭기를 제작하여 측정한 결과 시뮬레이션 결과와 유사한 측정치를 얻을 수 있었다.

• 조명전기설비학회논문지
• /
• 제21권2호
• /
• pp.34-39
• /
• 2007

UWB(Ultra Wide Band) system for high speed and high accurate location has been studying actively. This paper presents the design and implementation of RF transceiver for DS-CDMA(Direct Sequence-Code Division Multiple Access) UWB device. Major components of RF transceiver such as Low Noise Amplifier(LNA) and Band Pass Filter(BPF) are designed and then fabricated to meet wideband characteristics. The RF transceiver was implemented by the use of the fabricated components and commercial devices after carrying out performance simulation. Through the performance evaluation of the UWB RF transceiver with W-CDMA signal, the approach of design, implementation and evaluation of RF transceiver which is available to DS-CDMA UWB system is verified.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2002년도 하계종합학술대회 논문집(1)
• /
• pp.435-438
• /
• 2002

A design of Ku-band(11.7~12.20Hz) monolithic microwave integrated circuit(MMIC) low noise block(LNB) downconverter using self oscillating mixer (SOM) for direct broadcast satellite(DBS) application is presented The proposed LNB downconverter is composed of low noise amplifier(LNA), image reject filter(IRF), SOM , low pass filter(LPF). The conversion gain is 30dB , VSn is less than 1.7: 1 and overall noise figure is less than 1.2dB.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2004년도 학술대회지
• /
• pp.776-779
• /
• 2004

A RF front-end module is designed for GIS(Gas Insulated Substation) which is employed for effective and efficient very high voltage transmission. Major advantage of the unit is improved PO detection sensitivity through minimizing the effect of surrounding interference signals, which is achieved by controlling the gain and the selection of the frequency band, for the precise detection of any UHF PO (Partial Discharge) disturbance occurred in the GIS due to some unwanted problems. For the development of the module, various switches for providing selected signal paths, wideband LNA, 3 BPF for selecting detection frequency band, and video detector are designed, fabricated and measured on 1 mm FR4 substrate with various RF components. The detection sensitivity of the unit was <-60 dBm that is sufficient to detect UHF PO signals as low as 1 pC. It is believed that the value is enough to detect the signal occurred in GIS.

• 한국정보통신학회논문지
• /
• 제22권1호
• /
• pp.91-99
• /
• 2018

본 논문에서는 텔레비전 유휴 주파수 대역(470 MHz ~ 698 MHz)에서 적용 가능한 우수한 수신감도와 높은 선형 특성을 동시에 확보할 수 있는 RF 수신기 구조와 회로 구조를 제안하였다. 제안하는 RF 수신기는 $0.13-{\mu}m$ CMOS 공정으로 설계되었으며, 저잡음 증폭기, 고주파 대역 통과 필터, 고주파 증폭기, 수동 하향 주파수 변환기, 그리고 기저 대역 통과 필터로 구성되어 있다. 높은 수신감도를 얻기 위해 저잡음 증폭기와 고주파 증폭기를 적용하였으며, 인접 채널에 위치하는 인터피어러를 고주파 대역에서 필터링하기 위해 MOS 스위치와 커패시터를 이용한 고주파 대역 통과 필터와 수동 하향 주파수 변환기를 동시에 사용하였다. 제안된 4차 저역통과 필터는 공통-게이트 증폭기에 기존의 바이쿼드 셀을 적용하여 -24dB/oct 필터링 특성을 얻었다. 모의 실험결과로부터 설계된 RF 수신기는 56 dB의 전압이득, 2 dB 이하의 잡음 지수, -2.3 dBm의 IIP3 (out-of-channel) 성능을 제공하며, 1.5 V 전원으로부터 37 mA를 소모 한다.

• 대한전자공학회논문지SD
• /
• 제40권12호
• /
• pp.54-62
• /
• 2003

OTA를 이용한 전류-제어 인덕터를 시뮬레이션하기 위한 체계적인 합성 과정을 기술했다. 그 합성 과정을 통해 세 개의 시뮬레이티드 인덕터를 설계했고, 그 중에서 두 개는 새롭게 설계된 것이다. 또한, 이 합성 과정을 전류-제어 FDNR 설계에 적용했다. 설계된 회로들의 동작 원리를 제시했고, 실험을 통해 설계 이론의 타당성을 증명했다. FDNR을 전류-제어 대역-통과 여파기에 응용한 예도 제시했다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2015년도 제46회 하계학술대회
• /
• pp.1535-1536
• /
• 2015

CMOS realization of VDTA (Voltage Differencing Transconductance Amplifier) - Gm and its application in the design of multifunctional filter is presented. Small signal analysis is also done to simplify and depict the realization method. Also the parameters and can be tuned by adjusting the circuit components. The performance of VDTA-Gm amplifier and the designed Band Pass filter are simulated using HSPICE with CMOS $0.18{\mu}m$ process parameters.

• 반도체디스플레이기술학회지
• /
• 제18권1호
• /
• pp.21-24
• /
• 2019

In this paper, 5.8GHz 25W microwave wireless power transmission system was developed. The transmission system is composed of a signal generator, a 1W drive amplifier, a 25W power amplifier, and a circularly polarized transmission antenna. The receiving system was fabricated with an integrated receiver that combines a circularly polarized receiving antenna, a pass band filter, and an RF-DC converter. And a multi-integrated receiver had twelve parts, including an integrated receiver. Under the conditions, voltage and current were measured for the system at 5cm intervals from a minimum distance of 5cm to a maximum distance of 80cm. The power was calculated for the system. The results of the system are shown in tables and graphs. The power decreases with distance, but the power does not drop sharply due to a multi-integrated receiver.

• 전자공학회논문지
• /
• 제53권10호
• /
• pp.34-39
• /
• 2016

본 논문에서는 체내 이식용 신경 신호 기록 장치를 위한 저전압 저전력 아날로그 front-end 집적회로를 설계하였다. 제안된 집적 회로는 1 Hz에서 5 kHz 주파수 대역에 존재하는 신경 신호를 처리하기 위해 저잡음 neural 증폭기와 대역폭 조절이 가능한 능동 bandpass 필터로 구성되어 있다. Neural 증폭기는 우수한 잡음 특성을 위해 source-degenerated folded-cascode 연산증폭기를 기반으로 하여 설계하였고, 능동 필터의 경우 저전력의 current-mirror 연산증폭기를 이용하여 설계하였다. 능동 필터의 high-pass cutoff 주파수는 1 Hz에서 300 Hz까지 제어가 가능하며, low-pass cutoff 주파수는 300 Hz에서 8 kHz까지 제어가 가능하다. 전체 아날로그 front-end 회로는 53.1 dB의 전압 이득 성능과 1 Hz에서 10 kHz 대역에 대해서 $4.68{\mu}Vrms$의 입력 잡음 성능과 3.67의 noise efficiency factor 성능을 보인다. $18-{\mu}m$ CMOS 공정을 이용하여 설계를 하였고 1-V 전원에서 $3.2{\mu}W$의 전력 소모 성능을 갖는다. 칩 레이아웃 면적은 $0.19 mm^2$ 이다.