• 한국정보디스플레이학회:학술대회논문집
• /
• 한국정보디스플레이학회 2006년도 6th International Meeting on Information Display
• /
• pp.1178-1181
• /
• 2006

We fabricated a flexible OTFT(organic thin film transistor) backplane for the electrophoretic display. The backplane was composed of $128{\times}96pixels$ on the Polyethylene Naphthalate substrate in which each pixel had one OTFT. The OTFTs employed bottom contact structure and used the cross-linked polyvinylphenol for gate insulator and pentacene for active layer

• 한국정보디스플레이학회:학술대회논문집
• /
• 한국정보디스플레이학회 2007년도 7th International Meeting on Information Display 제7권1호
• /
• pp.159-161
• /
• 2007

We fabricated flexible OTFT-backplanes for the electrophoretic display(EPD). The OTFTs employed bottom contact structure on PEN substrate and used the cross-linked polyvinylphenol for gate insulator, pentacene for active layer. Especially, we used PVA/Acryl double layers for passivation of backplane as well as for pixel dielectric layer between backplane and EPD panel. The OTFT-EPD panel worked successfully anddemonstrated to display some patterns.

• 한국통신학회논문지
• /
• 제35권5B호
• /
• pp.809-815
• /
• 2010

본 논문은 백플레인 채널을 통과하는 40 Gb/s 이상의 고속 신호 전송에 필요한 적응 등화기를 위한 구조와 알고리즘을 제안한다. 제안된 적응 DFE는 고속 수렴과 낮은 계산 복잡도를 갖는다. 40 Gb/s 시뮬레이션은 적응 등화기가 40 인치까지의 백플레인 스트립 라인을 위한 IEEE 802.3ba 요구사항을 만족하는 것을 보여준다.

• 대한전자공학회논문지SD
• /
• 제45권7호
• /
• pp.1-8
• /
• 2008

본 논문에서는 플라스틱 기판에 OTFT를 스위칭 소자로 사용하여 유연한 EPD 패널을 제작하였다. OTFT의 채널 폭과 길이의 비(W/L)는 EPD의 응답속도를 고려하여 15이상으로 설계를 하였다. 게이트전극은 Al, 절연층은 cross-linked PVP, 반도체층은 펜타센, 중간층은 PVA/Acryl를 사용하였다. 플라스틱 기판은 보호층 처리를 통하여 열처리 공정 시 발생하는 입자를 제거하였고, 거친 표면을 평탄화하였다. 반도체층의 크기는 게이트 전극 보다 작도록 제한하여 누설전류를 줄일 수 있었다. EPD-상판과 OTFT-하판 사이에 픽셀전극을 삽입하고 또한 OTFT-하판을 보호하기 위하여 PVA/Acryl로 구성된 중간층을 상빙하였다. 완성된 OTFT-하판에서 OTFT의 이동도는 $0.21cm^2/V.s$, 전류점멸비(Ion/Ioff)는 $10^5$ 이상의 성능을 보였다.

• 대한전자공학회논문지SD
• /
• 제44권5호
• /
• pp.50-57
• /
• 2007

0.13${\mu}m$ CMOS 공정을 이용하여 백플레인 응용 분야를 위한 5Gbps 고속 적응형 피드포워드 이퀄라이저를 설계하였다. 설계된 이퀄라이저는 클럭 복원 회로의 위상 검출기 출력을 이용하여 인접 심벌간의 간섭 정도를 판단하고 이퀄라이저의 보상 이득을 조절하는 피드백 회로를 갖는다. 이를 통해 여러 길이의 백플레인 채널 환경에 적합한 보상 이득을 제공하는 적응 동작을 한다.

• 항공우주기술
• /
• 제10권1호
• /
• pp.136-140
• /
• 2011

본 연구에서는 지구저궤도위성 GPS 안테나 후판 크기를 변경을 반영하고 궤도 열해석을 수행하여 안테나 온도 조건을 만족하는지 검토하였다. 해석 조건은 안테나 쪽으로 가장 많은 외부 열유입이 예상되는 고온 임무말기(End-of-Life) 안전모드를 중점적으로 검토하였다. 안전모드에서는 태양전지판이 상시 태양을 지향하게 설계되어 있으며 별도의 임무기동이 없기 때문에 안테나 후판 관점에서는 최대 열유입이 예상되는 모드라고 볼 수 있다. 허용 온 도내 유지를 위해 방열 테이프 적용이 결정되고 필요 면적을 해석하였으며, 최저 온도 조건 확인을 위해서 저온 임무초기(Begin-of-Life) 안전모드도 검토를 수행하였다.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제16권3호
• /
• pp.300-311
• /
• 2016

The analog-to-digital-converter-based (ADC-based) backplane receivers that consist of a front-end ADC followed by a digital equalizer are gaining more popularity in recent years, as they support more sophisticated equalization required for high data rates, scale better with fabrication technology, and are more immune to PVT variations. Unfortunately, designing an ADC-based receiver that meets tight power and performance budgets of high-speed backplane link systems is non-trivial as both front-end ADC and digital equalizer can be power consuming and complex when running at high speed. This paper reviews the state of art designs for the front-end ADC and digital equalizers to suggest implementation choices that can achieve high speed while maintaining low power consumption and complexity. Design-space exploration using system-level models of the ADC-based receiver allows through analysis on the impact of design parameters, providing useful information in optimizing the power and performance of the receiver at the early stage of design. The system-level simulation results with newer device parameters reveal that, although the power consumption of the ADC-based receiver may not comparable to the receivers with analog equalizers yet, they will become more attractive as the fabrication technology continues to scale as power consumption of digital equalizer scales well with process.

• 한국항공운항학회지
• /
• 제27권3호
• /
• pp.15-23
• /
• 2019

This paper contains analyses and development processes of the requirements to detect the possible intermittent failure in an old avionics backplane. Interconnections for signal transmission between electronic components, such as Pin-to-PCB, FPCB-to-FPCB, pin-to-FPCB, and pint-to-wire, were selected as the main cause of intermittent failure by analyzing target equipment and documents. The possibility of detecting intermittent failures occurring in the target equipment is verified by physics-of-failure analyses. In order to verify the occurrence of intermittent failures and their detectability, latching continuity circuit testers were manufactured and accelerated life tests were performed by applying temperature and vibration cycle in consideration of flight conditions. Through the above process, the detection requirements for the major intermittent failure in the target avionics backplane was developed.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2000년도 추계종합학술대회 논문집(1)
• /
• pp.275-278
• /
• 2000

As the operating frequency of digital modules in network system becomes fast, integrity of signals between modules is regarded as a important factor in high speed system design. To guarantee the signal integrity, many factors that deteriorate quality of signal should be considered. In this paper, we survey many factors which be considered while in designing and imp]ementing the backplane for high speed router and analyze the simulation result and experimental result.

• 한국정보디스플레이학회:학술대회논문집
• /
• 한국정보디스플레이학회 2004년도 Asia Display / IMID 04
• /
• pp.141-144
• /
• 2004

A QVGA active-matrix backplane is produced on a 25${\mu}m$ thin plastic substrate. A 4-mask photolithographic process is used. The insulator layer and the semiconductor layer are organic material processed from solution. This backplane is combined with the electrophoretic display effect supplied by SiPix and E ink, resulting in an electronic paper display with a thickness of only 100${\mu}m$. This is world's thinnest active-matrix display ever made.