• 제목/요약/키워드: audio codec

검색결과 96건 처리시간 0.025초

VoIP를 위한 적응적 FEC 기반 에러 제어 알고리즘 (An Adaptive FEC based Error Control Algorithm for VoIP)

  • 최태욱;정기동
    • 정보처리학회논문지C
    • /
    • 제9C권3호
    • /
    • pp.375-384
    • /
    • 2002
  • 현재의 인터넷은 가변적인 대역폭과 패킷손실 그리고 지연으로 인하여 대화식 응용의 QoS 보장이 어렵다. 특히 최근에 정보의 기반구조로 중요성이 강조되고 있는 VOIP는 패킷손실률과 종점간지연이 클 때 통화품질이 크게 떨어지므로 네트웍 수준에서나 응용 수준에서 에러제어 기법이 요구된다. 인터넷 전화와 같은 대화식 응용을 위한 응용 수준의 에러 제어 기법으로 FEC(Forward Error Correction)가 가장 많이 사용되고 있는데, 이 기법은 주정보와 더불어 부가정보를 전송함으로서 패킷손실을 복구하는 방법으로 네트웍의 상태에 따라 적응적으로 부가정보의 양을 조절한다. 그러나 기존의 알고리즘들은 패킷손실률만을 고려하여 부가정보를 조절하였으며 부가 정보를 증가시킬 때 수반되는 종점간지연을 간과함으로써 통화품질을 떨어뜨리는 단점이 있다. 본 논문에서는 패킷손실률뿐만 아니라 종점간지연을 고려하는 FEC기반 에러제어 기법인 SCCRP (Selecting a Codec Combination using Reward and Penalty)를 제안한다. 실험 결과, SCCRP는 다른 알고리즘들에 비해 복구 후 패킷손실률은 물론 복구 후 종점간지연을 낮게 유지하였다.

부동 소수점 DSP를 이용한 MPEG-4 HVXC 인코더 및 디코더의 실시간 구현 (Real-time Implementation of MPEG-4 HVXC Encoder and Decoder on Floating Point DSP)

  • 강경옥;나훈;홍진우;정대권
    • 한국음향학회지
    • /
    • 제19권4호
    • /
    • pp.37-44
    • /
    • 2000
  • 본 논문에서는 인터넷 폰, 디지털 이동통신 등과 같이 낮은 비트율이 요구되는 분야에 사용될 수 있는 MPEG-4 오디오의 HVXC(Harmonic Vector eXcitation Coding) 알고리즘을 부동 소수점 DSP인 TMS320C6701에 실시간 구현한 내용을 기술한다. 실시간 동작을 위한 하드웨어 구조를 채택하였으며, 소프트웨어 최적화의 경우 연산 시간이 많이 소요되는 함수 루틴에 대한 C 언어 및 어셈블리 언어 레벨의 최적화를 수행하였다. 또한, DSP의 내부 프로그램 메모리의 프로그램 캐쉬로의 활용, DSP의 내부 데이터 메모리의 영역의 중첩 활용 및 background DMA 방식을 이용한 최적화를 수행하였다. 최적화 결과 2kbps및 4kbps의 비트율에서 압축 및 복원을 실시간으로 수행할 수 있으며, 인코더의 경우 2kbps의 경우에는 최적화 전에 비해 약 96% 정도로 수행시간을 단축하였다. 또한, 비공식 주관품질 평가에 의하면 2kbps의 비트율에서 약 MOS 2.45를 얻었다.

  • PDF

A Study on Design and Implementation of Speech Recognition System Using ART2 Algorithm

  • Kim, Joeng Hoon;Kim, Dong Han;Jang, Won Il;Lee, Sang Bae
    • International Journal of Fuzzy Logic and Intelligent Systems
    • /
    • 제4권2호
    • /
    • pp.149-154
    • /
    • 2004
  • In this research, we selected the speech recognition to implement the electric wheelchair system as a method to control it by only using the speech and used DTW (Dynamic Time Warping), which is speaker-dependent and has a relatively high recognition rate among the speech recognitions. However, it has to have small memory and fast process speed performance under consideration of real-time. Thus, we introduced VQ (Vector Quantization) which is widely used as a compression algorithm of speaker-independent recognition, to secure fast recognition and small memory. However, we found that the recognition rate decreased after using VQ. To improve the recognition rate, we applied ART2 (Adaptive Reason Theory 2) algorithm as a post-process algorithm to obtain about 5% recognition rate improvement. To utilize ART2, we have to apply an error range. In case that the subtraction of the first distance from the second distance for each distance obtained to apply DTW is 20 or more, the error range is applied. Likewise, ART2 was applied and we could obtain fast process and high recognition rate. Moreover, since this system is a moving object, the system should be implemented as an embedded one. Thus, we selected TMS320C32 chip, which can process significantly many calculations relatively fast, to implement the embedded system. Considering that the memory is speech, we used 128kbyte-RAM and 64kbyte ROM to save large amount of data. In case of speech input, we used 16-bit stereo audio codec, securing relatively accurate data through high resolution capacity.

4-way 수퍼 스칼라 디지털 시그널 프로세서 코어 설계 (On Designing 4-way Superscalar Digital Signal Processor Core)

  • 김준석;유선국;박성욱;정남훈;고우석;이근섭;윤대희
    • 한국통신학회논문지
    • /
    • 제23권6호
    • /
    • pp.1409-1418
    • /
    • 1998
  • 최근의 오디오 압축 알고리듬은 다양한 코딩 기법을 조합하여 사용하고 있다. 이들은 DSP 작업(DSP task), 제어 작업(controller task), 그리고 혼합 작업(mixed task)으로 나눌 수 있다. 기존의 DSP 프로세서들은 이들 중 DSP 작업만을 효율적으로 설계되어 있어 제어작업이나 혼합작업에 대해서는 자원을 효율적으로 활용하지 못하는 단점이 있다. 본 논문에서는 기존의 DSP 프로세서가 가지는 DSP 작업에 대하여 고성능을 그대로 유지하면서 제어작업과 혼합작업에서도 좋은 성능을 가지는 새로운 구조를 제안하고 구현하였다. 제안된 프로세서 YSP-3는 4개의 실행 유닛 (곱셈기, 2개의 ALU, 메모리 접근 유닛)을 병렬로 배치한 후 4-way 수퍼스칼라명령어 구조를 사용하여 각 우ㅠ닛을 독립적으로 사용할 수 있도록 하였다. 제안된 구조는 일반적인 DSP 알고리듬과 AC-3 디코딩 알고리듬을 실행하여 성능을 평가하였다. 마지막으로 VHDL을 통해 $0.6\$\mu$textrm{m}$-3ML 표준셀 기술로 합성한 후 Compass상에서 모의실험으로 통해 33MHz의 시스템 클럭에 대해 최대 지연시간 상황에서 실시간 동작을 확인하였다.

  • PDF

기록의 디지털화 기준에 관한 연구 (A Study on the Criteria for Digitization of Records)

  • 임나영;남영준
    • 한국비블리아학회지
    • /
    • 제30권3호
    • /
    • pp.5-30
    • /
    • 2019
  • 본 논문은 우리나라의 기록 디지털화 기준이자 공공표준인 "NAK 26:2018(v2.0) 기록물 디지털화 기준"의 문제점과 미비점을 보완하여 원본 기록의 내용과 속성을 충실히 재현할 수 있는 디지털화 개선(안)을 제안하는 것에 그 목적이 있다. 이에 우리나라의 기록 디지털화 기준을 해외의 기록 관련 기관의 디지털화 기준, 지침, 권고사항 등과 비교분석하여 디지털파일 형태로 생산되지 않은 기록에 대한 디지털화 프로세스에 적용되어야할 기술적 기준 개선(안)을 제안하고, 이에 대한 타당성과 활용도를 검증받기 위하여 관련 전문가에게 면담을 실시하였다. 그 결과 무손실무압축방식 사용, 기록 유형 별 적절한 해상도 값 설정, 오디오 채널, 프레임 레이트, 주사방식에 대한 기준안 제안, 마이크로폼 형태에 대한 디지털화 기준 제안 등의 최종적 개선(안)을 제안하였다.

DMA 인터페이스를 갖는 블루투스 기저대역 모듈의 설계 및 구현 (Design and Implementation of a Bluetooth Baseband Module with DMA Interface)

  • 천익재;오종환;임지숙;김보관;박인철
    • 대한전자공학회논문지SD
    • /
    • 제39권3호
    • /
    • pp.98-109
    • /
    • 2002
  • 블루투스 무선 기술은 음성 및 데이터 전송을 위한 단거리 일대다중 무선 주파수 통신을 위해 제안된 범용적으로 사용 가능한 무선통신 기술이다. 블루투스는 2.4㎓ ISM 밴드에서 동작하며 약 l0m 범위의 다양한 이동 장치와 휴대용 장치를 위한 저가격의 기저대역 무선 접속을 제공한다 본 논문은 DMA 방식의 블루투스 기저대역 모듈을 개발하고 그 구조와 테스트 결과를 보인다. 개발된 모듈은 링크 컨트롤러, UART 그리고 오디오 코덱의 세가지 블록으로 구성되며 메인 프로세서 사이의 정보 전달 및 DMA지원을 위한 버스 인터페이스와 RF모듈과의 데이터 송수신을 위한 RF 인터페이스를 지원한다. DMA의 사용은 FIFO를 이용한 데이터의 송수신 방법을 사용하는 기저대역 모듈에 비하여 모듈의 구현 크기 및 데이터의 처리 속도에 있어서도 많은 차이점을 갖는다. 각 블록을 DMA를 지원하도록 설계함으로써 작은 크기의 모듈을 설계할 수 있다. 이러한 작은 크기의 모듈은 생산비용의 절감과 함께 다양한 응용분야에 사용될 수 있는 범용성을 제공한다. 또한 본 모듈은 UART를 이용한 펌웨어 업그레이드 방식을 지원하고 소프트 IP로 설계되었으며 FPGA와 ASIC으로 구현하여 개인용 컴퓨터 사이의 파일 전송과 비트-스트림 전송을 통해 테스트 되었다.