• 한국정보처리학회논문지
• /
• 제7권6호
• /
• pp.1941-1948
• /
• 2000

Multistage interconnection networks (MINs) have been recognized as an efficient interconnection network for high-performance computer systems and also have been recently identified to be effective for a switching fabric of new communication structures - gigabit ethernet switch, terabit router, and ATM (asynchronous transfer mode). While lots of models analyzing the performance of MINs have been proposed, they are either inaccurate or, even if accurate, very complex for the analysis. In this paper, we propose an extremely simple mode for evaluating the multibuffered MIN with small clock cycles based on the approximation approach. Comprehensive computer simulation shows that the proposed model is very accurate in terms of the throughput and mean delay. Furthermore, it significantly reduces the computing overhead due to its simplicity.

• 대한산업공학회지
• /
• 제19권1호
• /
• pp.47-59
• /
• 1993

Recently, Broadband ISDN(B-ISDN) has received increased attention as a communication architecture which can support multimedia applications. Also, Asynchronous Transfer Mode(ATM) is considered as a promising technique to transfer and switch various kinds of media, such as telephone speech, data and motion video. Comparisons among a variety of ATM switching systems which have already been proposed will provide quite useful information for the new ATM switching system design. To facilitate the comparison, we introduce the design requirements and classification criteria for the ATM switch, and propose a performance analysis model for the Banyan network which is the basic switching fabric of most multi-stage ATM switching systems. The model is based on the standard discrete-time Markov chain analysis and can be conveniently used for extensive Banyan network analysis. The computational results are also presented.

• 한국통신학회논문지
• /
• 제19권9호
• /
• pp.1641-1647
• /
• 1994

본 논문에서는 고속통신망에 적합한 통신 프로토콜을 설계하고 그 성능을 분석하였다. 제안된 프로토콜은 ATM 전송방식을 기본으로 하고, 분산큐 방식 및 동적대역폭 할당구조를 사용하여 고속의 전송속도 및 다양한 서비스 지원이 가능하다. 다양한 통신망 환경에 따른 성능분석과 컴퓨터 시뮬레이션 결과를 고찰하여 제안된 구조의 우수성을 입증하였다.

• 한국정보처리학회논문지
• /
• 제4권7호
• /
• pp.1781-1787
• /
• 1997

최근에 네트워크의 사용량이 증가하고, 다양한 대역폭을 요구하는 응용이 증가함에 따라 이를 지원하기 위하여 유연성이 뛰어난 통신 프로토콜로서 ATM을 사용하게 되었다. ATM은 다양한 대역폭을 요구하는 응용 서비스를 제공하나, 셀의 손실과 지연이라는 문제점을 가지고 있다. 본 논문에서는 ATM망에서의 셀 손실과 셀 지연의 문제점을 해결하기 위해 기존의 트래픽 제어기법을 분석하고, 클래스별로 버퍼의 크기를 할당하는 통합 버퍼 관리기법과 트래픽 특성에 따른 다중 임계를 이용한 ATM 스위치 모델과 트래픽 제어기법을 제시한다. 또한, 시뮬레이션을 통하여 기존의 연구와 본 논문에서 제안된 기법을 비교하여 성능향상을 분석하고 검증한다. 분석 결과, 제안된 기법은 평균 셀 손실율의 측면에서 버퍼 크기에 비례하여 성능이 향상됨을 알 수 있다.

• 대한임베디드공학회논문지
• /
• 제17권5호
• /
• pp.297-307
• /
• 2022

The simple procedural segment selection algorithm commonly used in Dynamic Adaptive Streaming over HTTP (DASH) reveals severe weakness to provide high-quality streaming services in the integrated mobile networks of various wired and wireless links. A major issue could be how to properly cope with dynamically changing underlying network conditions. The key to meet it should be to make the segment selection algorithm much more adaptive to fluctuation of network traffics. This paper presents a system architecture that replaces the existing procedural segment selection algorithm with a deep reinforcement learning algorithm based on the Asynchronous Advantage Actor-Critic (A3C). The distributed A3C-based deep learning server is designed and implemented to allow multiple clients in different network conditions to stream videos simultaneously, collect learning data quickly, and learn asynchronously, resulting in greatly improved learning speed as the number of video clients increases. The performance analysis shows that the proposed algorithm outperforms both the conventional DASH algorithm and the Deep Q-Network algorithm in terms of the user's quality of experience and the speed of deep learning.

• 한국통신학회논문지
• /
• 제29권12B호
• /
• pp.1042-1051
• /
• 2004

IEEE1394는 멀티미디어 흠 네트워크 환경에서 사용되는 대표적인 네트워크 프로토콜로서 비동기 전송과 등시성 전송을 통한 멀티미디어 서비스를 제공한다. 하지만 다수의 A/V 디바이스가 IEEE1394 네트워크에 참여하여 멀티미디어 데이터 전송을 하게 되면 등시성 자원의 독점과 등시성 연결의 중복이 발생할 수 있다. 본 논문에서는 IEEE1394-IEC61883 기반의 멀티미디어 홈 네트워크 환경에서 등시성 자원과 등시성 연결의 효율적인 관리를 위한 미들웨어를 제안한다. 본 논문에서 제안된 등시성 연결 관리 미들웨어는 다양한 종류의 등시성 연결을 지원하며 등시성 연결의 안정적인 복원을 보장하며 멀티미디어 데이터의 실시간 송수신을 보장하도록 설계 구현되었다. 제안된 미들웨어에서 등시성 연결 관리를 위한 코바 APl를 제공하였으며 성능 평가 및 검증을 하였다.

• 한국정보처리학회논문지
• /
• 제4권11호
• /
• pp.2832-2839
• /
• 1997

본 연구에서는 Asynchronous Transfer Mode (ATM) 계층의 기능중 유휴 가상 채널에 프로토콜 프로토콜 적합성 시험 제어 기능을 갖게 하여 Test Coordination Procedures (TCP) 채널로 활용하는 방안을 제시하였다. 프로토콜 적합성 시험을 위하여 국제 기구에서 권고하고 있는 방법중 원격 시험 방법을 선택하면 System Under Test (SUT)측에 서 능동적으로 Test Event를 발생시켜야 하는 경우에 개발자가 직접 수동적으로 운용을 하거나, Implementation Under Test (IUT)에 대한 제어 및 관찰이 불가능한 경우도 발생하게 된다. ATM망에서 프로토콜 적합성 시험시 시험 영역(Test Coverage)을 최대화하고, 오류검출 영역(Fauit Coverase)을 극대화하기 위해서는 원격시험방법보다는 분산시험방법이 적절하며, 분산시험방법을 채택할 경우 TCP를 구현하기 위하여 시험정보를 전달하기 위한 채널을 확보하는 것이 요구된다. 본 고에서 제안하고 있는 방법은 오류 검출 영역을 극대화 시키고 오퍼레이터의 개입없이 시험의 자동화 구현이 용이하고, ATM장치의 정상동작에는 영향을 주지 않음은 물론 시험제어를 위한 별도의 채널을 확보하지 않고서도 분산시험방법을 적용할 수 있다는 점 을 특징으로 들 수 있다．

• 대한전자공학회논문지SD
• /
• 제46권8호
• /
• pp.22-30
• /
• 2009

네트워크 온 칩 (Network-on-Chip, NoC) 기술은 기존 시스템-온-칩(System-on-Chip, SoC) 설계에서 IP 블록 수 증가와 이에 수반된 상호 연결 네트워크 복잡화 및 데이터 대역폭 제한 등의 문제점을 해결하기 위한 새로운 설계 패러다임이다. 더불어 동작 주파수 증가에 따른 급격한 전력 소모 클럭 신호의 분배와 동기화 문제 역시 중요한 이슈이며, 이에 대한 대안으로 광역적으로는 비동기, 국부적으로는 동기식 (Globally Asynchronous Locally Synchronous, GALS) 인 시스템 설계 방법론이 저전력 기술과 결합되어 에너지 소모를 줄이고 모듈적인 설계를 위해서 고려되어 왔다 GALS 방식의 설계 스타일은 정밀한 시스템 수준 전력 관리를 적용하기 위해 최근 소개되고 있는 전압 주파수 구역 (Voltage-Frequency-Island, VFI) 의 개념과 매우 잘 어울린다. 본 논문에서는 VFI를 적용한 NoC 시스템에서 최적의 전압선택을 통해 에너지 소모를 최소화하는 효율적인 알고리즘을 제시한다. 최적의 코어(또는 처리 소자) 전압과 VFI를 찾기 위해 통신량을 고려한 코어 그래프 분할, 통신-경쟁 시간을 고려한 타일 매핑, 전력 변화량을 고려한 코어의 동적 전압 조절 그리고 효율적인 VFI 병합 및 VFI 동적 전압 재 조절을 포함한다. 본 논문에서 제안한 설계 방법론은 기존 연구결과 대비 평균적으로 10.3%의 에너지 효율 향상이 있다는 것을 실험 결과를 통해 보여준다.

• 정보처리학회논문지C
• /
• 제12C권1호
• /
• pp.83-96
• /
• 2005

다중채널 스위치는 ATM (Asynchronous Transfer Mode)로 널리 사용되는 스위치 구조이며, 스위치의 내부에 장애에 대한 내성(tolerance) 을 구현할 수 있는 것으로 알려져 있다. 예를 들어, 하나의 다중 채널 그룹에 속하는 링크에 장애가 있을 경우, 장애 링크로 통과하려는 트래픽을 여분의 링크가 책임을 질 수 있게 할 수 있다. 스위치 소자에 발생하는 장애는 ATM 셀을 잘못 라우팅하거나 출력단에 도달하는 셀의 순서를 뒤바꾸게 할 수 있다. 본 논문에서는 다중 채널 크로스바 ATM 스위치에 적용할 수 있는 두 가지의 장애 위치 확인 알고리즘을 제안한다. 첫 번째로 제안하는 최적 알고리즘은 시간적으로 최상의 성능을 보여주지만, 계산상으로는 복잡하게 되어 결과적으로 실제 구현이 어려울 수 있다. 이러한 문제점을 해결하기 위해 최적의 알고리즘보다는 계산상으로 보다 효율적인 온라인 알고리즘을 제안한다. 두 알고리즘의 성능은 시뮬레이션을 통해 검증한다. 온라인 알고리즘은 랜덤 트래픽 및 버스티(bursty) 트래픽에 대해 거의 최적에 가까운 성능을 보여 준다. 한편, 제안된 알고리즘으로 장애론 찾아낼 수 없는 경우가 있는데, 그에 대한 열거 및 원인을 제시한다. 끝으로 장애 위치 확인 알고리즘을 이용해서 찾은 장애를 우회하기 위해 행과 연을 추가하는 장애 복구 알고리즘을 제안하다.

• 대한전자공학회논문지TC
• /
• 제42권6호
• /
• pp.41-52
• /
• 2005

무선 환경에서는 유선과 달리 다중 경로 페이딩, 간섭, 신호의 감쇠 등으로 발생되는 에러가 존재하고 있으며, 이러한 무선 채널 에러는 네트워크의 성능을 감소시킨다. 특히, ISM 대역에서 동작하는 IEEE 802.15.3은 무선 채널에러에 많이 노출되어 있다. 본 논문은 네트워크의 성능을 감소시키는 채널에러 환경에서 효율적인 비동기 트래픽의 스케줄링 알고리즘을 제안한다. 제안한 알고리즘은 디바이스가 요구하는 시간에 비례하여 채널시간(Channel Time Allocation, CTA)를 할당한다. 또한 디바이스간의 채널에러 상황을 인식하여 에러 상황인 디바이스에게 할당되는 CTA를 회수하여 에러를 겪지 않는 다른 디바이스들에게 CTA를 할당함으로써 네트워크의 전송효율을 높인다. 채널에러 상황에서 복구된 디바이스는 디바이스들 간의 공평성을 유지하기 위해 완전보상 또는 점진적 보상을 통해 CTA를 보상 받는다. 시뮬레이션 결과 제안한 알고리즘은 무선 채널에러 환경에서 기존의 SRPT(Shortest Remain Processing Time) 나 RR(Round Robin)방식에서 제공할 수 없었던 디바이스들의 비례적 공평성을 제공할 수 있으며, 네트워크의 높은 전송 효율을 유지한다.