• 제목/요약/키워드: algorithm of critical Path

검색결과 130건 처리시간 0.028초

Coupled solid and fluid mechanics simulation for estimating optimum injection pressure during reservoir CO2-EOR

  • Elyasi, Ayub;Goshtasbi, Kamran;Hashemolhosseini, Hamid;Barati, Sharif
    • Structural Engineering and Mechanics
    • /
    • 제59권1호
    • /
    • pp.37-57
    • /
    • 2016
  • Reservoir geomechanics can play an important role in hydrocarbon recovery mechanism. In $CO_2$-EOR process, reservoir geomechanics analysis is concerned with the simultaneous study of fluid flow and the mechanical response of the reservoir under $CO_2$ injection. Accurate prediction of geomechanical effects during $CO_2$ injection will assist in modeling the Carbon dioxide recovery process and making a better design of process and production equipment. This paper deals with the implementation of a program (FORTRAN 90 interface code), which was developed to couple conventional reservoir (ECLIPSE) and geomechanical (ABAQUS) simulators, using a partial coupling algorithm. A geomechanics reservoir partially coupled approach is presented that allows to iteratively take the impact of geomechanics into account in the fluid flow calculations and therefore performs a better prediction of the process. The proposed approach is illustrated on a realistic field case. The reservoir geomechanics coupled models show that in the case of lower maximum bottom hole injection pressure, the cumulative oil production is more than other scenarios. Moreover at the high injection pressures, the production rates will not change with the injection bottom hole pressure variations. Also the FEM analysis of the reservoir showed that at $CO_2$ injection pressure of 11000 Psi the plastic strain has been occurred in the some parts of the reservoir and the related stress path show a critical behavior.

비교 연산을 개선한 SPEC-T 비터비 복호기의 구현 (A SPEC-T Viterbi decoder implementation with reduced-comparison operation)

  • 방승화;임종석
    • 대한전자공학회논문지SD
    • /
    • 제44권7호통권361호
    • /
    • pp.81-89
    • /
    • 2007
  • 비터비 복호기는 디지털 통신 시스템에서 순방향 오류 정정을 위해서 사용하는 핵심적인 부분으로 최우 추정 복호 방식의 알고리즘을 사용한다. 비터비 복호기는 복호기 상태의 개수만큼의 경로를 계산하고 역 추적하는 특성 때문에 저 전력화가 상당히 어렵다. 본 논문에서는 기존의 SPEC-T 알고리즘을 구현하는데 있어서 비교기의 동작을 최소화할 수 있는 효율적인 방법을 제안하고 ACS(Add-Compare-Select) 구조와 MPMS(Minimum Path Metric Search) 구조에 이를 적용하였다. 실험 결과, 제안한 ACS 구조와 MPMS 구조는 기존의 구조보다 전력 소모량이 임계 값 26에서 각각 최대 약 10.7%와 11.5% 감소하였고 SPEC-T 구조보다는 전력 소모량이 임계 값 26에서 각각 약 6%와 1.5% 더 감소하였다.

An Accurate Log Object Recognition Technique

  • Jiho, Ju;Byungchul, Tak
    • 한국컴퓨터정보학회논문지
    • /
    • 제28권2호
    • /
    • pp.89-97
    • /
    • 2023
  • 본 논문에서는 로그 분석을 어렵게 하는 요인을 제안하고 이후 분석에 도움을 주는 로그 내 다양한 객체 인식 기법을 설계한다. 오늘날의 IT 시스템에서 로그는 다수의 고급 AI 분석 기술의 핵심적인 원천 데이터이다. 로그에는 유용한 정보가 많이 포함되어 있지만 로그는 본질적으로 반구조화되어 있기 때문에 로그 내 유용 정보에 기술을 직접적으로 적용시키기 어렵다. 로그 분석을 방해하는 요소는 file path, identifier, json 등 다양한 객체이다. 이러한 객체에 대한 BERT기반의 패턴 인식 알고리즘을 설계하고 객체 인식을 수행한다. 본 실험에서 정의한 패턴 인식 알고리즘은 객체의 정의, GROK 패턴, 그리고 정규 표현식에 기반한다. 기존에 알려진 패턴과 정규 표현식을 기반으로 한 간단한 패턴 매칭이 효과적이지 않다는 것을 확인할 수 있었다. 그 결과 기존 패턴과 정규 표현식만을 사용하는 것보다 훨씬 나은 정확도를 보여준다. 또한, BERT 모델의 경우 인식 객체 이외의 객체를 분류하는 정확도가 99%에 달하는 것을 확인할 수 있다.

Look-Up Table Based Implementations of SHA-3 Finalists: JH, Keccak and Skein

  • Latif, Kashif;Aziz, Arshad;Mahboob, Athar
    • KSII Transactions on Internet and Information Systems (TIIS)
    • /
    • 제6권9호
    • /
    • pp.2388-2404
    • /
    • 2012
  • Cryptographic hash functions are widely used in many information security applications like digital signatures, message authentication codes (MACs), and other forms of authentication. In response to recent advances in cryptanalysis of commonly used hash algorithms, National Institute of Standards and Technology (NIST) announced a publicly open competition for selection of new standard Secure Hash Algorithm called SHA-3. One important aspect of this competition is evaluation of hardware performances of the candidates. In this work we present efficient hardware implementations of SHA-3 finalists: JH, Keccak and Skein. We propose high speed architectures using Look-Up Table (LUT) resources on FPGAs, to minimize chip area and to reduce critical path lengths. This approach allows us to design data paths of SHA-3 finalists with minimum resources and higher clock frequencies. We implemented and investigated the performance of these candidates on modern and latest FPGA devices from Xilinx. This work serves as performance investigation of leading SHA-3 finalists on most up-to-date FPGAs.

A Flexible Branch and Bound Method for the Job Shop Scheduling Problem

  • Morikawa, Katsumi;Takahashi, Katsuhiko
    • Industrial Engineering and Management Systems
    • /
    • 제8권4호
    • /
    • pp.239-246
    • /
    • 2009
  • This paper deals with the makespan minimization problem of job shops. The problem is known as one of hard problems to optimize, and therefore, many heuristic methods have been proposed by many researchers. The aim of this study is also to propose a heuristic scheduling method for the problem. However, the difference between the proposed method and many other heuristics is that the proposed method is based on depth-first branch and bound, and thus it is possible to find an optimal solution at least in principle. To accelerate the search, when a node is judged hopeless in the search tree, the proposed flexible branch and bound method can indicate a higher backtracking node. The unexplored nodes are stored and may be explored later to realize the strict optimization. Two methods are proposed to generate the backtracking point based on the critical path of the current best feasible schedule, and the minimum lower bound for the makespan in the unexplored sub-problems. Schedules are generated based on Giffler and Thompson's active schedule generation algorithm. Acceleration of the search by the flexible branch and bound is confirmed by numerical experiment.

셀룰라 오토마타를 이용한 $GF(2^m)$ 상의 곱셈기 (Modular Multiplier based on Cellular Automata Over $GF(2^m)$)

  • 이형목;김현성;전준철;유기영
    • 한국정보과학회논문지:시스템및이론
    • /
    • 제31권1_2호
    • /
    • pp.112-117
    • /
    • 2004
  • 본 논문에서는 유한 체 $GF(2^m)$상에서 셀룰라 오토마타 (Cellular Automata)의 구조에 적합한 곱셈기 구조를 제안한다. 제안된 LSB 우선 곱셈 구조는 AOP(All One Polynomial)를 기약 다항식으로 사용하며, m+1의 지연시간과 $ 1-D_{AND}+1-D{XOR}$의 임계경로를 갖는다. 특히 정규성, 모듈성, 병렬성을 가지기 때문에 VLSI구현에 효율적이고 나눗셈기, 지수기 및 역원기를 설계하는 데 기본 구조로 사용될 수 있다 또한, 이 구조는 유한 체 상에서 Diffie-Hellman 키 교환 프로토콜, 디지털 서명 알고리즘, 및 ElGamal 암호화와 같이 잘 알려진 공개키 정보 보호 서비스를 위한 기본 구조로 사용될 수 있다.

다양한 블록 크기의 전역 탐색 알고리즘을 위한 효율적인 구조를 갖는 움직임 추정기 설계 (The Motion Estimator Implementation with Efficient Structure for Full Search Algorithm of Variable Block Size)

  • 황종희;최윤식
    • 대한전자공학회논문지SD
    • /
    • 제46권11호
    • /
    • pp.66-76
    • /
    • 2009
  • 움직임 추정은 영상 부호화 시스템에서 큰 비중을 차지하는 부분으로, 실시간 동작을 위해서는 효율적인 구조를 필요로 한다. 따라서 H.264 전체 시스템을 위한 움직임 추정기 블록의 구현은 부호화 과정을 고속으로 수행할 수 있도록 별도의 전용 하드웨어 모듈로 설계하는 것이 바람직하다. 본 논문에서는 많은 연산량을 효율적으로 줄일 수 있도록 병렬 처리를 바탕으로 움직임 추정 감지 블록, 41개의 SAD(Sum of Absolute Difference)값 계산 블록, 최소의 SAD값 계산과 움직임 벡터 생성 블록을 제안하고자 한다. 움직임 추정 감지 블록과 최소의 SAD값 계산기에서는 선계산(pre-computation) 방법을 적용함으로써, 입력 Switching Activity를 줄여 고속 구현이 가능하도록 하였으며, 움직임 추정 감지 블록과 41개의 SAD값 계산 블록에서 가장 많은 부분을 차지하는 가산기 구조를 일반적으로 사용되는 Ripple Carry Adder 대신에 Carry Skip Adder를 적용함으로써, Adder Tree 구조를 고속으로 처리할 수 있도록 하였다. 또한 외부에서 탐색 영역 제어와 같은 주요 변수를 쉽게 제어할 수 있도록 하여, 하드웨어 구조의 효율성을 높였다. 시뮬레이션 및 FPGA 검증 결과, 움직임 추정기의 임계 경로를 발생시키는 MED블록에서 일반적인 구조를 적용했을 때보다 19.89%의 Delay 감소 효과를 얻을 수 있었다.

고속 디지털 신호처리를 위한 MBA기반 병렬 MAC의 효율적인 구조 (A Efficient Architecture of MBA-based Parallel MAC for High-Speed Digital Signal Processing)

  • 서영호;김동욱
    • 대한전자공학회논문지SD
    • /
    • 제41권7호
    • /
    • pp.53-61
    • /
    • 2004
  • 본 논문에서는 고속의 곱셈-누적 연산을 수행할 수 있는 새로운 MAC(Multiplier- Accumulator)의 구조를 제안하였다. 부분 곱의 생성을 위해서 1의 보수 기반의 고속 Booth 알고리즘(Modified Booth Algorithm, MBA)를 이용하였고 다수의 부분 곱을 더하기 위해서 CSA(Carry Save Adder)를 이용하였다. 부분 곱을 더하는 과정에서 Booth 인코딩 시 이용한 1의 보수 체계를 2의 보수 체계로 보상하고 이전 합과 캐리를 누적하는 연산을 수행하여 고속의 누적 연산이 가능한 구조를 제안한다. 또한 부분 곱의 덧셈에서 하위 비트들을 2 비트 CLA(Carry Look-ahead Adder)를 이용하여 연산함으로써 최종 덧셈기의 입력 비트수를 줄임으로써 전체적인 임계경로를 감소시켰다. 제안된 MAC을 JPEG2000을 위한 DWT (Discrete Wavelet Transform) 필터링 연산에 적용하여 고속의 디지털 신호처리가 가능함을 보였고 기존의 연구와 비교하여 향상된 성능을 보이는 것을 확인하였다.

생산자동화 시스템에서 실시간 물체인식을 위한 디지털 뉴런프로세서의 설계 및 알고리즘 개발 (Design of the Digital Neuron Processor and Development of the Algorithm for the Real Time Object Recognition in the Making Automatic System)

  • 홍봉화;이승주
    • 정보학연구
    • /
    • 제6권4호
    • /
    • pp.11-23
    • /
    • 2003
  • 본 논문에서는 캐리 전파가 없어 고속연산이 가능한 잉여수계를 이용하여 생산자동화 시스템에서 실시간 물체인식을 위한 디지털 뉴런프로세서의 구현방법을 제안하였다. 설계된 디지털 뉴런프로세서는 잉여수계를 이용한 MAC 연산기와 혼합계수 변환을 이용한 시그모이드 함수 연산부로 구성되며, 설계된 회로는 C언어 및 VHDL로 기술하였고 Compass 툴로 합성하였다. 최종적으로, LG 0.8${\mu}m$ CMOS 공정을 사용하여 Full Custom방식으로 설계를 수행하였다. 실험결과, 가장 나쁜 경로일 경우, 약 19nsec의 지연속도와 0.6ns의 연산속도를 보였고, 기존의 실수 연산기에 비하여 약 1/2배정도 하드웨어 크기를 줄일 수 있었다. 본 논문에서 설계한 디지털 뉴런프로세서는 실시간 처리를 요하는 생산자동화 시스템의 물체인식 시스템에 적용될 수 있을 것으로 기대된다.

  • PDF

재난.재해 시 대피 및 우회차량 경로 제공 알고리즘 개발 (Developing algorithms for providing evacuation and detour route guidance under emergency conditions)

  • 양충헌;손영태;양인철;김현명
    • 한국도로학회논문집
    • /
    • 제11권3호
    • /
    • pp.129-139
    • /
    • 2009
  • 교통공학 분야에서 비상사태와 기후 변화로 인한 교통망의 영향을 연구하는 주제는 많은 관심을 받고 있다. 특히, 많은 인구가 거주하고 있는 도심지역 교통망에 대해서는 비상사태에 대응하기 위한 적절한 교통운영관리 대책이 필요하다. 이를 위해 교통망 수요와 공급에 비정상적인 상황이 발생했을 때, 영향권 내에 있는 차량들의 신속한 대피와 그 근방 지점으로 접근 하는 차량들에 대한 우회경로 정보제공 전략 개발을 위한 다양한 시뮬레이션 모형이 개발되어 왔다. 비상사태의 특성에 따라 요구되는 교통운영관리 전략 및 대응방안이 달라지는 것이 일반적이다. 이에 대한 연구의 일환으로 최근 들어 유비쿼터스 (ubiquitous) 통신 및 센서네트워크 기술을 적용하여 비상사태 발생 시 개별 맞춤 정보제공을 통해 교통운영관리의 실효성을 증진하기 위한 방안이 개발 중에 있다. 신속하고 정확한 비상사태 관련정보의 수집, 연계, 제공으로 교통운영관리에 대한 관리기반을 확보하고, 보다 체계적인 교통운영의 상황조치와 모니터링으로 교통운영관리의 시스템 안전성을 유지하는 것이다. 본 연구에서는 이에 필요한 핵심 사항 중 비상사태 발생 시 차량에 대한 대피 및 우회정보 제공을 위한 알고리즘을 개발하였다. 본 연구에서 개발된 알고리즘은 비상사태 발생 시 교통망에 근거한 동적 대피 및 우회경로 제공을 위해 동적 최단경로 탐색기법과 동적 통행배정모형을 기반으로 하였다. 이를 서울시 강남구 도로망에 적용하였고 가상 시나리오(테러 발생)에 따라 모형의 성능을 평가하였다.

  • PDF