• Proceedings of the KIEE Conference
• /
• 2002.07d
• /
• pp.2376-2378
• /
• 2002

Redundant Programmable Logic Controllers are used in practice with the aim of achieving higher degree of availability or fault tolerance. In the paper a proposed Multiplex-PC is controled for fault tolerance design. In order to select a Different-Vender by a Supervisor computer, a Multiplex-PC is designed by TCP/IP internet protocol[1]. Because TCP/IP internet protocol can not connect to CPU. We use TCP/IP internet protocol to join CPU. We have to use TCP congestion control to select Different-Vender [4]. The reliability of the fault tolerant is measured with MTBF(Mean Time Between Failures)[3].

• 제어로봇시스템학회:학술대회논문집
• /
• 2002.10a
• /
• pp.55.2-55
• /
• 2002

$\textbullet$ Introduction $\textbullet$ TCP/IP over IEEE1394 $\textbullet$ Modified TCP/IP $\textbullet$ Implementation and Evaluation $\textbullet$ Conclusions

• Journal of the Korea Computer Industry Society
• /
• v.3 no.1
• /
• pp.95-104
• /
• 2002

This paper presents some studies on the Internet TCP/IP(Transmission Control Protocol-Internet Protocol) traffic over ATM(Asynchronous Transfer Mode) UBR(Unspecified Bit Rate) and ABR(Available Bit Rate) classes of service. Fuzzy logic prediction has been used to improve the efficiency and fairness of traffic throughput. For TCP/IP over UBR, a novel fuzzy logic based cell dropping scheme is presented. This is referred to as fuzzy logic selective cell drop (FSCD). A key feature of the scheme is its ability to accept or drop a new incoming packet dynamically based on the predicted future buffer condition in the switch. This is achieved by using fuzzy logic prediction for the production of a drop factor. Packet dropping decision is then based on this drop factor and a predefined threshold value. Simulation results show that the proposed scheme significantly improves TCP/IP efficiency and fairness. To study TCP/IP over ABR, we applied the fuzzy logic ABR service buffer management scheme from our previous work to both approximate and exact fair rate computation ER(Explicit cell Rate) switch algorithms. We then compared the performance of the fuzzy logic control with conventional schemes. Simulation results show that on zero TCP packet loss, the fuzzy logic control scheme achieves maximum efficiency and perfect fairness with a smaller buffer size. When mixed with VBR traffic, the fuzzy logic control scheme achieves higher efficiency with lower cell loss.

• Proceedings of the IEEK Conference
• /
• 2003.07b
• /
• pp.927-930
• /
• 2003

In this paper, a design of processor IP for TCP/IP protocol stack is described. The processor consists of input and output buffer memory with dual bank structure, 32-bit RISC microprocessor core, DMA unit with on-the-fly checksum capability. To handle the various modes of TCP/IP protocol, hardware and software co-design approach is used rather than the conventional state machine based design. To eliminate delay time due to the data transfer and checksum operation, DAM module which can execute the checksum operation on-the-fly along with data transfer operation is adopted. By programming the on-chip code ROM of RISC processor differently. the designed stack processor can support the packet format conversion operations required in the various TCP/IP protocols.

• The Journal of Korean Institute of Communications and Information Sciences
• /
• v.30 no.2B
• /
• pp.1-10
• /
• 2005

TCP/IP protocols have been implemented in software program running on CPU in end systems. As the increased demand of fast protocol processing, it is required to implement the protocols in hardware, and Host Interface is responsible for communication between external CPU and the hardware blocks of TCP/IP implementation. The Host Interface follows AMBA AHB specification for the communication with external world. For control flow, the Host Interface behaves as a slave of AMBA AHB. Using internal Command/status Registers, the Host Interface receives commands from CPU and transfers hardware status and header information to CPU. On the other hand, the Host Interface behaves as a master for data flow. Data flow has two directions, Receive Flow and Transmit Flow. In Receive Flow, using internal RxFIFO, the Host Interface reads data from UDP FIFO or TCP buffer and transfers data to external RAM for CPU to read. For Transmit Flow, the Host Interface reads data from external RAM and transfers data to UDP buffer or TCP buffer through internal TxFIFO. TCP/IP hardware blocks generate packets using the data and transmit. Buffer Descriptor is one of the Command/Status Registers, and the information stored in Buffer Descriptor is used for external RAM access. Several testcases are designed to verify TCP/IP functions. The Host Interface is synthesized using the 0.18 micron technology, and it results in 173 K gates including the Command/status Registers and internal FIFOs.

• Proceedings of the Korean Information Science Society Conference
• /
• 2005.11a
• /
• pp.997-999
• /
• 2005

기가비트의 속도를 넘는 고속 네트워크상에서 TCP/IP를 사용할 경우 호스트 CPU에서 TCP/IP를 처리하는데 많은 부하가 발생한다. 이러한 문제를 해결하기 위해 최근 네트워크 어댑터에서 TCP/IP를 처리하는 TCP/IP Offload Engine(TOE)에 대한 연구가 활발히 진행되고 있다. 본 연구에서는 임베디드 시스템에 리눅스를 사용하여, TOE와 Remote Direct Memory Access(RDMA) 메커니즘을 구현하였고 그 동작 방식을 보인다. 실험을 통해 구현된 메커니즘들을 검증하였으며, 각 구간별로 소요시간을 측정하였다. 본 논문에서는 이러한 실험 결과를 바탕으로, 추후 기가비트 환경에 적합한 TOE 및 RDMA 메커니즘의 구한 방안을 제안한다.

• Proceedings of the Korean Information Science Society Conference
• /
• 2005.11a
• /
• pp.1000-1002
• /
• 2005

TOE(TCP/IP Offload Engine)은 호스트 CPU가 아닌 네트워크 어댑터 상에서 TCP/IP 프로토콜을 처리하여 호스트 CPU의 부하를 줄이는 기술이다. TOE의 구현 방안으로는 임베디드 프로세서를 사용하여 TCP/IP를 처리하는 소프트웨어적인 구현 방법과 TCP/IP의 모든 기능을 하드웨어로 구현하는 접근 방법이 제안되어왔다. 본 논문에서는 하드웨어적인 접근 방법과 소프트웨어적인 접근 방법을 결합한 Hybrid TOE 구조를 개발하기 위해 FPGA와 ARM 프로세서에 기반한 프로토타입을 개발하였다. Hybrid TOE는 많은 작업 부하로 인하여 임베디드 프로세서 상에서 성능을 확보하기 어려운 기능들은 하드웨어로 구현하고, 연결 설정과 같이 통신의 성능에 큰 영향을 끼치지 않는 기능들은 임베디드 프로세서 상에서 소프트웨어로 처리한다. 또한 본 논문에서는 실험을 통해 Hybrid TOE 프로토타입이 호스트 CPU 상에 발생하는 부하를 줄임을 입증하고, 하드웨어 구현을 통해 통신의 성능을 향상시킬 수 있음을 보였다.

• Proceedings of the Korean Information Science Society Conference
• /
• 2005.07a
• /
• pp.733-735
• /
• 2005

현재 네트워크 기술은 기가비트급의 속도를 넘어 급속히 발전하고 있다. 이러한 고속 네트워크상에서 TCP/IP를 사용할 경우, 호스트 CPU에서 TCP/IP 프로토콜을 처리하는데 많은 부하가 발생한다. 이러한 문제를 해결하기 위해 최근 네트워크 어댑터에서 TCP/IP를 처리하는 TCP/IP Offload Engine(TOE)에 대한 연구가 활발히 진행되고 있다. 본 논문에서는 임베디드 시스템과 리눅스를 사용하여 TOE를 구현하였으며, 그 동작 메커니즘을 보인다. 실험 결과 및 분석을 통해 임베디드 시스템에 리눅스를 활용한 TOE는 상당한 오버헤드를 가지고 있는 것으로 나타났으며, 이를 바탕으로 추후 기가비트 환경에 맞는 TOE 구현시 이러한 오버헤드를 극복할 수 있는 방안을 제안한다.

• Proceedings of the Korean Information Science Society Conference
• /
• 2001.10a
• /
• pp.733-735
• /
• 2001

네트워크가 보편화되면서 사이버 공간을 이용한 테러가 전 세계적으로 발생하고 있다. TCP/IP 프로토콜은 현재 가장 많이 사용되고 있는 네트워크 기술중의 하나로 인터넷뿐만 아니라, 많은 소규모의 사설 컴퓨터네트워크에서도 많이 사용되고 있다. 그러나 TCP 자체가 가지고 있는 보안 취약점 때문에 SYN 공격, TCP Sequence Number 공격, IP Spoofing, TCP Connection hijacking, Sniffing 과 같은 다양한 해킹 기법이 등장하고 있다. 본 논문에서는 TCP/IP 프로토콜 취약점을 이용하여 공격할 경우 이를 탐지하거나 차단하지 못하는 경우에 대비하여 실시간 접근 로그 파일을 생성하여 시스템 관리자가 의사결정을 할 수 있는 것과 동시에 시스템 스스로 대처할 수 있는 시스템을 구현하여 타당성을 검증하고 그에 따른 기대효과를 제시 한다.

• The Journal of the Institute of Internet, Broadcasting and Communication
• /
• v.10 no.2
• /
• pp.143-149
• /
• 2010

Bandwidth and Buffer are critical network resources to determine the end-to-end quality of service. In this paper, we investigate several techniques on bandwidth and buffer management and classify them according to the types they used for controlling the throughput of a TCP/IP network. Moreover, in this paper, it present a new approach for modeling the active bandwidth and buffer control mechanisms for TCP/IP networks.