• 한국정보디스플레이학회:학술대회논문집
• /
• 한국정보디스플레이학회 2004년도 Asia Display / IMID 04
• /
• pp.331-334
• /
• 2004

A new measurement scheme is proposed to generate an optimized boost table for video rate LCD response time compensation. This method, which closely follows basic theory, enables up to a 90% reduction in the lookup table creation time compared to conventional methods. Furthermore, while conventional approaches require all measurements to be repeated in order to load the entire LUT whenever key parameters such as refresh rate or boost intensity are modified, the method proposed in this paper allows the new table to be calculated by utilizing saved waveform data without the need for any repeated measurements.

• 한국정보통신학회논문지
• /
• 제21권9호
• /
• pp.1697-1702
• /
• 2017

본 논문은 영상 기반 전방 추돌 경고를 위한 전방 차량 움직임 추정 알고리즘을 제안한다. 사전에 취득된 영상에서 차도 영역이 관심 영역으로 지정되고 거리 참조표가 생성된다. 거리 참조표는 실험 차량 위치인 기준 화소에서 관심 영역 상 차량 위치인 임의 화소까지 수평과 수직 실제 거리를 보여주다. 제안된 알고리즘은 관심영역에서 차량들을 검출하고, 검출된 차량들에게 레이블을 지정하고, 거리 참조표를 이용해 그들의 거리 정보를 저장한다. 그리고 나서 제안된 알고리즘은 프레임간 거리 변화를 이용해 접근 거리, 측방 접근 속도, 전방 접근 속도 같은 차량 움직임들을 추정한다. 도로 주행 동영상들을 이용한 전방 차량 움직임 추정 실험에서 제안된 알고리즘은 차량 움직임들에 대해 각각 평균 98.7%, 95.9%, 94.3%를 유효하게 추정하고 있다.

• 한국정보통신학회논문지
• /
• 제16권9호
• /
• pp.1892-1897
• /
• 2012

본 논문은 DVB-S2 기반 고속 LDPC 복호를 하기 위한 효율적인 CNU(Check Node Update) 계산방식에 대해 분석하였다. LDPC의 복호 속도는 CNU 계산 과정에 의존한다. 기존의 CNU 계산방식에서 LUT를 고려한 SP(Sum-Product)방식은 속도가 늦어지는 단점이 있다. 이에 본 논문에서는 SC-NMS(Self-Corrected Normalized Min-Sum) 방식을 제안한다. LUT 연산을 제거한 MS(Min-Sum) 방식에 정규화 계수 '${\alpha}$'를 곱하는 Normalized Min-Sum(NMS) 방식은 MP 방식보다 성능은 약간 감소하지만 critical path를 없애고 클럭 주기를 줄일 수 있어 구현에 있어서 고속화를 위한 효율적인 CNU 계산방식이다. 또한, 복호과정에서 반복 시 이전 반복에서의 엣지 값과 현재 반복에서의 엣지 값을 비교하여 부호가 바뀌면 신뢰성이 없음을 간주하여 현재 엣지에 "0"을 할당하는 SC(Self-Corrected) 방식을 연구하였다. SC-NMS 방식을 적용하여 시뮬레이션 한 결과, SC-NMS 방식은 SP 방식에 비해 0.1dB의 성능열화를 보였지만, 계산의 복잡도와 복호 속도를 고려했을 때, SC-NMS 방식이 최적의 CNU 계산 방식이라는 것을 확인하였다.

• 한국전자파학회논문지
• /
• 제22권4호
• /
• pp.430-439
• /
• 2011

본 논문에서는 900 MHz 대역에서 동작하는 RF 전력증폭기의 선형성 향상을 위한 디지털 전치 왜곡을 구현하였다. 비선형 인덱싱 함수로 tanh를 사용하여 디지털 전치 왜곡을 구현하여, 신호 진폭에 비례하는 인덱싱 함수로 구현하기 이전의 디지털 전치 왜곡과 비교하여 선형성 향상을 검증하였다. 디지털 전치 왜곡은 Look-up Table(LUT) 방식으로 구현하였으며, 시뮬레이션을 위하여 전력증폭기의 모델링은 Saleh 모델을 적용하였고, 실제 측정을 위하여 상용 증폭기를 사용하였다. LUT의 크기는 256개의 Table로 구현하였으며, 추정을 위한 적응형 알고리즘으로는 NLMS(Normalized Least Mean Square) 알고리즘을 사용하였다. 제안한 방법을 사용하여 인접 채널 누설비(ACLR)를 15 dB까지 개선시킬 수 있었다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2006년도 하계종합학술대회
• /
• pp.77-78
• /
• 2006

This paper presents a signal quality estimation technique for QAM modulation systems. By making a LUT(Look-up table) putting the number of N enough, we can derive estimated SNR from LUT even though N is small. That is so called MOTM algorithm. In 16-QAM, the distance $d_a$, between adjacent symbols is always invariable, so absolute value of R(the amplitude of signal) minus $d_a$ has a always same signal distribution value. This value does not form a Gaussian shape but, by making a little bit correction, we can make this symmetrical. So, from the received symbol value, by using LUT we can easily derive the estimated SNR. By considering this, we introduce a signal quality estimation technique for QAM schemes. This proposed method can be applicable to high order modulation schemes and wide range of signal to noise ratio.

• 전기전자학회논문지
• /
• 제23권2호
• /
• pp.461-468
• /
• 2019

연속-시간 델타-시그마 ADC는 별도의 안티-엘리아싱 필터가 필요하지 않고, 이산-시간 델타-시그마 ADC에 비해 적은 전력 소모로 넓은 대역폭의 신호를 처리할 수 있는 등 여러 가지 장점을 가지고 있다. 그러나 델타-시그마 ADC의 특성상 높은 주파수의 클럭으로 신호를 샘플링 하여야 하기 때문에, 이를 낮은 데이터 레이트의 고해상도 디지털 신호로 에일리어싱 없이 낮춰 주기 위한 데시메이션 필터가 복잡하고 고속으로 동작해야 한다. 이 논문에서는 연속-시간 델타-시그마 ADC에 펄스-폭-변조를 적용한 구조를 제안하고 이 구조를 이용함으로써 데시메이션 필터를 룩업 테이블을 이용하여 간단하게 구현할 수 있음을 보인다.

• Journal of Power Electronics
• /
• 제19권6호
• /
• pp.1429-1439
• /
• 2019

Buck-Boost LLC (BBLLC) converters based on a PWM + phase control strategy are good candidates for high efficiency, high power density and wide input range applications. Nevertheless, they suffer from large computational complexity when it comes to calculating the optimal phase for ZVS of all the switches. In this paper, a method is proposed for a microcontroller unit (MCU) to calculate the optimal phase quickly and accurately. Firstly, a 2-D lookup table of the phase is established with an index of the input voltage and output current. Then, a bilinear interpolation method is applied to improve the accuracy. Meanwhile, simplification of the phase equation is presented to reduce the computational complexity. When compared with conventional curve-fitting and LUT methods, the proposed method makes the best tradeoff among the accuracy of the optimal phase, the computation time and the memory consumption of the MCU. Finally, A 350V-420V input, 24V/30A output experimental prototype is built to verify the proposed method. The efficiency can be improved by 1% when compared with the LUT method, and the computation time can be reduced by 13.5% when compared with the curve-fitting method.

• 대한전자공학회논문지SP
• /
• 제41권6호
• /
• pp.33-41
• /
• 2004

본 논문에서는 모니터와 모바일 디스플레이간의 복잡한 색 정합 과정을 단순화시키는 3차원의 색 정합 look-up table(LUT)을 설계하였다. 색 정합을 위해서는 우선 영상의 색을 CIEXYZ 혹은 CIELAB 등의 장치 독립적인 색 공간에서 처리하여야 한다. 장치 의존적인 RGB 색 공간의 데이터에서 장치 독립적인 색 공간의 데이터를 얻기 위해서는 디스플레이 특성화 과정이 필요하다. 기존의 S-curve 모델을 이용하여 LCD를 특성화 하면 LCD의 비선형적인 계조 특성으로 인해 특성화 오차가 허용 오차보다 커지게 된다. 본 논문에서는 X, Y, Z의 전기-빛 입출력 특성을 이용하여 S-curve 모델의 특성화 오차를 줄였다. 또한 모니터와 모바일 디스플레이간의 색 정합을 수행함으로써 색 표현력이 향상된 영상을 모바일 디스플레이에서 획득할 수 있었으며, 실험을 통하여 허용오차 내의 색 정합 LUT의 최소 크기가 64(4×4×4)라는 것을 확인하였다.

• 대한임베디드공학회논문지
• /
• 제9권6호
• /
• pp.335-344
• /
• 2014

As a kind of 2D spatial coordinate transform, image warping is a basic image processing technique utilized in various applications. Though image warping algorithm is composed of relatively simple operations such as memory accesses and computations of weighted average, real-time implementations on embedded vision systems suffer from limited computational power because the simple operations are iterated as many times as the number of pixels. This paper presents a real-time implementation of a look-up table(LUT)-based image warping using an FPGA. In order to ensure sufficient data transfer rate from memories storing mapping LUT and image data, appropriate memory devices are selected by analyzing memory access patterns in an LUT-based image warping using backward mapping. In addition, hardware structure of a parallel and pipelined architecture is proposed for fast computation of bilinear interpolation using fixed-point operations. Accuracy of the implemented hardware is verified using a synthesized test image, and an application to real-time lens distortion correction is exemplified.

• Journal of electromagnetic engineering and science
• /
• 제9권3호
• /
• pp.152-158
• /
• 2009

We have developed a novel digital feedback predistortion(DFBPD) linearization based on RF feedback PD for the wide bandwidth modulated signals. The wideband PD operation is carried out by combining the DFBPD and memory lookup table(LUT). To experimentally demonstrate the linearization performance of the proposed PD technique for wideband signal, a class-AB amplifier using an LDMOSFET MRF6S23140 with 140-W peak envelope power is employed at 2.345 GHz. For a forward-link 2FA wideband code-division multiple-access signal with 10 MHz carrier spacing, the proposed DFBPD with memory LUT delivers the adjacent channel leakage ratio at an 10 MHz offset of -56.8 dBc, while those of the amplifier with and without DFBPD are -43.2 dBc and -41.9 dBc, respectively, at an average output power of 40 dBm. The experimental result shows that the new DFBPD with memory LUT provides a good linearization performance for the signal with wide bandwidth.