• Bulletin of the Korean Chemical Society
• /
• v.33 no.7
• /
• pp.2260-2264
• /
• 2012

The kinetics and mechanism of the pyridinolysis ($XC_5H_4N$) of dimethyl isothiocyanophosphate are investigated in acetonitrile at $55.0^{\circ}C$. The Hammett and Br$\ddot{o}$nsted plots for substituent X variations in the nucleophiles exhibit two discrete slopes with a break region between X = 3-Ac and 4-Ac. These are interpreted to indicate a mechanistic change at the break region from a concerted to a stepwise mechanism with a rate-limiting expulsion of the isothiocyanate leaving group from the intermediate. The relatively large ${\beta}x$ values imply much greater fraction of frontside nucleophilic attack TSf than that of backside attack TSb. The steric effects of the two ligands play an important role to determine the pyridinolysis rates of isothiocyanophosphates.

• Bulletin of the Korean Chemical Society
• /
• v.28 no.6
• /
• pp.936-940
• /
• 2007

The aminolyses of diphenyl phosphinic chloride (1) with substituted anilines in acetonitrile at 55.0 oC are investigated kinetically. Large Hammett ρ X (ρnuc = ?4.78) and Bronsted β X (βnuc = 1.69) values suggest extensive bond formation in the transition state. The primary normal kinetic isotope effects (kH/kD = 1.42-1.82) involving deuterated aniline (XC6H4ND2) nucleophiles indicate that hydrogen bonding results in partial deprotonation of the aniline nucleophile in the rate-limiting step. The faster rate of diphenyl phosphinic chloride (1) than diphenyl chlorophosphate (2) is rationalized by the large proportion of a frontside attack in the reaction of 1. These results are consistent with a concerted mechanism involving a partial frontside nucleophilic attack through a hydrogen-bonded, four-center type transition state.

• Proceedings of the KIPE Conference
• /
• 2017.07a
• /
• pp.242-243
• /
• 2017

기존 Digital Signal Processor (DSP)를 사용하여 높은 동작 주파수의 LLC 공진형 컨버터를 구동하는 경우 낮은 동작 주파수 분해능과 계산 속도에 의해 출력 전압 제어성능과 동특성에 한계가 생긴다. 이를 해결하기 위해 기존의 분해능 및 계산 속도 부족에 의한 영향을 분석하고 Field Programmable Gate Array (FPGA)를 설계하여 높은 동작 주파수 분해능 및 동특성을 얻고자 제안한다. FPGA를 이용한 성능향상을 DSP (TI - TMS 38335)와 FPGA (Xilinx XC7A100T)를 사용하여 비교 분석하고자 한다.

• Proceedings of the Korean Information Science Society Conference
• /
• 2003.10a
• /
• pp.205-207
• /
• 2003

본 논문에서는 국내 표준 128비트 블록 암호화 알고리즘인 SEED와 UART를 통합하여 최저가의 FPGA로 구현하는 방법을 제안한다. 논문[11베서 구현한 면적 요구량이 최소로 구현된 SEED암호화 모듈의 유용성을 실제 내장형 시스템에 적응하여 그 실효성을 보여주는 것이 본 논문의 목적이다. 우리가 구현한 회로는 SEED 를 통해 암호화를 한 후 UART를 이용하여 외부와의 통신할 수도 있고, SEED를 건너뛰고 UART 단독만 이웅하여 외부와 통신을 할 수도 있다. 또한, SEED 자체를 coprocessor로 이용하여 암호화/복호화 가능만 사용할 수도 있도록 설계하였다. 구현 결과, 10만 게이트를 갖는 Xilinx사의 Spartan-ll 계열의 xc2s100시리 즈 칩을 사용하였을 때, SEED와 UART와 주변 논리 회로를 합하여 84% 이하의 면적을 차지 하였고, 최대 41.3Mhz클럭에서 동작하였으며, SEED의 암호화 처리 Througput은 54.SSMbps로서 UART를 이용하여 통신하는데 전혀 문제가 없었다.

• Proceedings of the KIEE Conference
• /
• 2000.11b
• /
• pp.336-338
• /
• 2000

Recently many studies have been performed for variable speed control of induction motor. Direct Torque Control(DTC) is emerging technique for variable speed control of PWM inverter driven induction motor. DTC allows the direct control of stator flux and instantaneous torque through simple algorithm. In this paper ASIC design technique using VHDL is applied to DTC based speed control of induction motor. ASIC for DTC based speed control is designed through the description of coordinate transformation, speed controller stator flux and torque estimator, stator flux and torque controller, stator flux position detector. FSM(Finite State Machine) and inverter voltage switching vector. Finally the above system has been implemented on the FPGA (XC4052XL-PG411). Simulation and experiment has been performed to verify the performance of the designed ASTC.

• Proceedings of the Korean Institute of Information and Commucation Sciences Conference
• /
• 2017.10a
• /
• pp.253-255
• /
• 2017

본 논문에서는 IoT 디바이스의 인증암호를 위한 AES-GCM 암호코어를 설계하였다. AES-GCM 코어는 블록암호 AES와 GHASH 연산으로 기밀성과 무결성을 동시에 제공한다. 기밀성 제공을 위한 블록암호 AES는 운영모드 CTR과 비밀키 길이 128/256-bit를 지원한다. GHASH 연산과 AES 암호화(복호화)의 병렬 동작을 위해 소요 클록 사이클을 일치시켜 GCM 동작을 최적화 하였다. 본 논문에서는 AES-GCM 코어를 Verilog HDL로 모델링 하였고 ModelSim을 이용한 시뮬레이션 검증 결과 정상 동작함을 확인하였으며 Xilinx Virtex5 XC5VSX95T FPGA 디바이스 합성결과 4,567 슬라이스로 구현되었다.

• Proceedings of the KIEE Conference
• /
• 2003.11c
• /
• pp.910-915
• /
• 2003

This paper describes the design of a 2-phase stepping motor driver using CPLD(Complex Programmable Logic Device). The driver IC such as L297 (SGS-Thomson Microelectronics), which is mostly used has some problems in PWM control because of the switching noise of power MOSFETs. It causes current ripple and acoustic noise. To improve theses characteristics, we proposed a new current control method that the output PWM frequency is almost constant using a digital filter. Also we proposed constant current method for 1-2 phase(half step) excitation. The proposed method is implemented with CPLD(Xilinx, XC9572-PC44). Experimental results show the effectiveness of the proposed method.

• Bulletin of the Korean Chemical Society
• /
• v.6 no.3
• /
• pp.141-144
• /
• 1985

N-Arylation reaction of nitrogen-containing heterocycles such as pyridine, nicotinamide and 4,4'-bipyridine was studied. We prepared N-2,4-dinitrophenyl derivatives initially by reacting the above heterocycles with 2,4-dinitrochlorobenzene in ethanol, and then treated the N-2,4-dinitrophenylated heterocycles with various aniline derivatives, $XC_6H_4NH_2$(X = -H, p-$CH_3$, p-$C_2H_5$, p-Cl, p-CN, p-OH, p-$OCH_3$, o-Cl, m-$CH_3$) to yield the corresponding N-arylated compounds in fairly good yields. $H^1$-nmr patterns and peak assignments of the N-arylated products were described.

• Bulletin of the Korean Chemical Society
• /
• v.17 no.8
• /
• pp.712-715
• /
• 1996

Kinetic studies are carried out on the reactions of N-methyl-N-phenylcarbamoyl chlorides with benzylamines in acetonitrile. The selectivity parameters, ρX (=-0.6~-0.8), ρY (=1.0-1.1), and ρXY (=-0.14), suggest that the reaction proceeds by an SN2 mechanism. Kinetic isotope effects, kH/kD, involving deuterated nucleophiles (XC6H4CH2ND2) are all inverse type (<1.0), and the trends of changes in the magnitude are consistent with those expected for the observed negative sign of ρXY(=∂ρX/∂σY = ∂ρY/∂σX < 0). The relatively low activation enthalpies also support the proposed mechanism.

• Proceedings of the Korean Institute of Information and Commucation Sciences Conference
• /
• 2016.10a
• /
• pp.158-160
• /
• 2016

전자서명(ECDSA), 키 교환(ECDH) 등에 사용되는 233-비트 타원곡선 암호(Elliptic Curve Cryptography; ECC) 프로세서의 설계에 대해 기술한다. $GF(2^{333})$ 상의 덧셈, 곱셈, 나눗셈 등의 유한체 연산을 지원하며, 하드웨어 자원 소모가 적은 쉬프트 연산과 XOR 연산만을 이용하여 구현하였다. 스칼라 곱셈은 modified montgomery ladder 알고리듬을 이용하여 구현하였으며, 정수 k의 정보를 노출하지 않고, 단순 전력분석에 보다 안전하다. 스칼라 곱셈 연산은 최대 490,699 클록 사이클이 소요된다. 설계된 ECC 프로세서는 Xilinx ISim을 이용한 시뮬레이션 결과값과 한국인터넷진흥원(KISA)의 참조 구현 값을 비교하여 정상 동작함을 확인하였다. Xilinx Virtex5 XC5VSX95T FPGA 디바이스 합성결과 1,576 슬라이스로 구현되었으며, 189 MHz의 최대 동작주파수를 갖는다.