• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2003년도 하계종합학술대회 논문집 II
• /
• pp.1189-1192
• /
• 2003

본 논문에서는 노이즈를 고려한 PLL를 설계하였다. 30Mhz∼300Mhz으로 동작하는 VCO를 설계하였다. VCO를 평균 250Mhz으로 동작하도록 하고 reference 주파수, 62.5Mhz로 locking하는 PLL를 설계를 하였다. 300Mhz PLL의 기본적인 구조로 PLL은 PFD(Phase frequency detector), CP(Charge Pump), LF(Loop filter), VCO(Voltage controlled Oscillator)와 Divider로 구성되었다. PFD과 CP는 Dead Zone를 줄이고, 큰 gm를 가지도록 설계를 하였다. PLL에서 가장 중요한 블락인, VCO는 One Chip으로 설계하기 위해 Ring Oscillator로 설계를 하였다. 2.5V 62.5MHZ의 외부 신호를 300MHZ을 발진하는 VCO에서 분주하여 clock synthesizer를 설계하였다. 본 논문은 Hynix0.25공정을 사용하여 설계를 하였으며, 2.5V의 공급 전원을 사용하였다.

• 한국컴퓨터정보학회논문지
• /
• 제7권3호
• /
• pp.109-114
• /
• 2002

본 연구에서는 기존의 Colpitts VCO에서 바이어스 저항에 의한 성능 저하문제를 간단한 트랜지스터의 모델을 사용하여 분석하고, 발진기의 성능을 저하시키는 바이어스 저항의 영향을 제거하는 새로운 구조를 제시한다. 또한 이를 이용하여 차세대 이동통신용 소형, 저 전력 VCO를 설계하고 제작하였다.

• 한국전자통신학회논문지
• /
• 제6권1호
• /
• pp.7-12
• /
• 2011

본 논문은 1 V 미만의 전원 전압에서 저 위상잡음을 갖는 발진 신호의 발생에 적합한 차동 콜피츠 전압제어 발진기 (VCO: Voltage Controlled Oscillator) 회로를 제안한다. 제안된 회로는 전류원으로 인덕터를 사용함으로써 1 V 미만의 전원 전압에서 저 위상잡음의 발진을 보다 용이하게 한다. 공진기 손실을 보다 줄이기 위하여 단일 콜피츠 발진기의 두 개의 궤환 커패시터 중의 하나를 바렉터 (varactor)로 대체하였다. $0.18{\mu}m$ RF CMOS 기술을 사용하는 포스트 레이아웃 (post-layout) 시뮬레이션 결과는 0.6 V에서 0.9 V 사이의 전원 전압에서 제안된 회로가 1MHz 오프셋 주파수에서 나타내는 위상잡음은 널리 알려진 교차 결합 전압제어 발진기의 위상잡음보다 적어도 7 dBc/Hz 이상 낮음을 보여준다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2001년도 추계학술대회 논문집 전기물성,응용부문
• /
• pp.96-99
• /
• 2001

In this paper, we present the simulation results of the multi-layer VCO(Voltage Controlled Oscillator), which is composed of the resonator, the oscillator and the buffer circuit. using EM simulator and nonlinear RF circuit simulator. EM simulator is used for obtaining the EM(Electromagnetic) characteristics of the conductor pattern as well as designing the multi-layer VCO. Obtained EM characteristics were used as real components in nonlinear RF circuit simulation. Finally the overall VCO was simulated using the nonlinear RF circuit simulator. The material for the circuit pattern was Ag and the dielectric was DuPont 951AT, which will be applied for LTCC process. The structure is constructed with 4 conducting layer. Simulated results showed that the output level was about 4.5[dBm], the phase noise was -104[dBc/Hz] at 30[kHz] offset frequency, the harmonics -8dBc, and the control voltage sensitivity of 30[MHz/V] with a DC current consumption of 9.5[mA]. The size of VCO is $6{\times}9{\times}2mm$(0.11[cc]).

• 한국인터넷방송통신학회논문지
• /
• 제24권2호
• /
• pp.139-145
• /
• 2024

본 논문에서는 VCO 이득(Kvco) 변화가 작은 현대 무선 통신 시스템의 핵심 구성 요소 중 하나인 전압 제어 발진기(VCO)의 설계를 제시하였다. 기존의 큰 Kvco 변화를 보상하기 위해 병렬 커패시터 뱅크 어레이가 있는 기존 LC-탱크에 직렬 배랙터 뱅크가 추가되었다. 또한 넓은 튜닝 범위를 유지하면서 우수한 위상 잡음 성능을 달성하기 위해 혼합 거친/미세 튜닝 방식(직렬 배랙터 어레이 및 병렬 커패시터 어레이)이 선택되었다. 스위치드 배랙터 어레이 뱅크는 추가 디지털 회로 없이 스위치드 커패시터 어레이에 대해 동일한 디지털 코드에 의해 제어됩니다. 1.2V의 낮은 전압에서 사용하기 위해 본 논문에서 제안된 전류 참조 회로는 공통 게이트를 보다 안전하게 제거한 안전성을 위해 전류 참조 회로를 사용하였다. TSMC 0.13 ㎛ CMOS RF 기술로 구현된 제안된 VCO는 9.6% 미만의 Kvco(VCO 이득) 변화로 4.4GHz에서 5.3GHz로 조정할 수 있다. 1.2V 공급에서 3.1mA를 소비하는 동안 VCO는 5.3GHz의 반송파에서 오프셋 1MHz에서 -120dBc/Hz 위상 잡음을 갖을 수 있었다.

• 한국통신학회논문지
• /
• 제21권3호
• /
• pp.763-770
• /
• 1996

In this paper, the Single-stage Transmission type Injectiong-Locked Oscillator(STILO) was designed and fabicated for the Active Integrated Phased Array Antenna(AIPAA) system. The STILO, which was designed and fabricated by injection-locked technique and hair-pin resonator, has the same 210MHz frequency tuning range of the Voltage Controlled Oscillator(VCO) used by varactor. The locking bandwidth of STILO with 11.5MHz bandwidth, is much better than that of the Injection-Locked Dielectric Resonator Oscillator(ILDRO), And the STILO has the improved noise characteristics in AM, FM, and PM. This STILO is useful for the AIPAA, the coupled VCO array, an the MMIC structure.

• 한국전자파학회논문지
• /
• 제21권2호
• /
• pp.202-207
• /
• 2010

본 논문에서는 개방 루프 형태를 지닌 다중 분할 링 공진기를 이용하여 0.13 um CMOS 공정에서 전압 제어 발진기의 설계 및 제작을 통해 위상 잡음 특성을 개선하였다. CMOS LC 공진기를 이용한 기존의 전압 제어 발진기와 비교했을 때, 본 논문에서 제안한 CMOS 전압 제어 발진기의 보다 큰 결합 계수를 통하여 Q-factor의 향상을 얻을 수 있었고, 이로 인해 전압 제어 발진기의 위상 잡음의 특성을 개선할 수 있었다. 개방 루프 다중 분할 링 공진기를 이용하여 제안된 전압 제어 발진기의 위상 잡음은 1 MHz 오프셋에서 -99.67 dBc/Hz의 특성을 나타내었다. 기존의 CMOS LC 전압 제어 발진기에 비해 약 7 dB의 위상 잡음 개선 특성을 얻을 수 있었고, 발진 주파수는 24 GHz이며, 0.13 um CMOS 공정을 통해 $0.7\;mm{\times}0.9\;mm$의 크기를 가지고 있다.

• 한국전자파학회:학술대회논문집
• /
• 한국전자파학회 2002년도 종합학술발표회 논문집 Vol.12 No.1
• /
• pp.21-24
• /
• 2002

This paper presents a fully integrated, wide tuning range differential CMOS voltage-controlled oscillator, tuned by pMOS-varactors. VCO utilizing a novel tuning scheme is reported. Both coarse digital tuning and fine analog tuning are achieved using pMOS-varactors. The VCO were implemented in a 0.18-fm standard CMOS process. The VCO tuned from 1.8㎓ to 2.55㎓ through 2-bit digital and analog input. At 1.8V power supply voltage and a total power dissipation of 8mW, the VCO features a phase noise of -126㏈c/㎐ at 3㎒ frequency offset.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2001년도 추계학술대회 논문집 Vol.14 No.1
• /
• pp.410-413
• /
• 2001

In this paper, we present results of this that design of the multi-layer VCO(Voltage Controlled Oscillator), which is composed of the resonation circuit and the oscillation circuit, using EM simulator and nonlinear RF circuit simulator. EM simulator is used for acquiring EM(Electromagnetic) characteristics of conductor pattern as well as designing multi-layer VCO, Acquired EM characteristics of the circuit pattern was used like real components at nonlinear RF circuit simulator. Finally VCO is simulated at nonlinear RF circuit simulator. The material for the circuit pattern was Ag and the dielectric was DuPont #9599, which is applied for L TCC process. The structure is constructed with 4 conducting layer. Simulated results showed that the output level was about 1[dBm], the phase noise was 102 [dBc/Hz] at 30[kHz] offset frequency, the harmonics -8dBc, and the control voltage sensitivity of 30[MHz/V] with a DC current consumption of l0[mA]

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2001년도 추계학술대회 논문집
• /
• pp.410-413
• /
• 2001

In this paper, we present results of this that design of the multi-layer VCO(Voltage Controlled Oscillator), which is composed of the resonation circuit and the oscillation circuit, using EM simulator and nonlinear RF circuit simulator. EM simulator is used for acquiring EM(Electromagnetic) characteristics of conductor pattern as well as designing multi-layer VCO, Acquired EM characteristics of the circuit pattern was used like real components at nonlinear RF circuit simulator. Finally VCO is simulated at nonlinear RF circuit simulator. The material for the circuit pattern was Ag and the dielectric was Dupont ＃9599, which is applied for LTCC process. The structure is constructed with 4 conducting layer. Simulated results showed that the output level was about 1[dBm], the phase noise was 102 [dBc/Hz] at 30[kHz] offset frequency, the harmonics -8dBc, and the control voltage sensitivity of 30[MHz/V] with a DC current consumption of 10[mA].