• 전기학회논문지P
• /
• 제58권4호
• /
• pp.623-626
• /
• 2009

In this paper, we applied new analog viterbi decoder to decode PR(1,2,2,1) signal for DVD and analyze the specific and signal characteristics. We implemented the parallel analog viterbi decoder and the convolution digital viterbi decoder(the digital PRML) utilizing the technology of analog parallel processing circuits. The proposed analog viterbi decoder can replace the conventional digital viterbi decoder by a new one. Our circuits design the low distortion and the high accuracy over the previous implementation. Through the parallel structure of the proposed viterbi decoder, we got the achievement of the decoding speed by the multiple times.

• ETRI Journal
• /
• 제30권6호
• /
• pp.850-852
• /
• 2008

This letter presents a power efficient 64-state Viterbi decoder (VD) employing a two-stage radix-4 add-compare-select architecture. A class of VD architectures is implemented, and their hardware complexity, maximum operating speed, and power consumption are compared. Implementation results show that the proposed VD architecture is suitable for multiband orthogonal frequency-division multiplexing (MB-OFDM) ultra-wideband (UWB) systems, which can support the data rate of 480 Mbps even when implemented using 0.18-${\mu}m$ CMOS technology.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 1999년도 하계종합학술대회 논문집
• /
• pp.825-828
• /
• 1999

A Viterbi Decoder for IMT2000 Mobile Station based on cdma200 is implemented in this paper. There are fundamental traffic channel, supplemental traffic channel for user data transmission and dedicated control channel for signal transmission in cdma2000. This decoder can decode these channels simultaneously, and support l/2, l/3, 1/4 code rate decoding. In case of fundamental channel decoding, it needs about 1100 logic cells and 30000 bit memory block.

• 정보처리학회논문지C
• /
• 제13C권1호
• /
• pp.75-82
• /
• 2006

본 논문에서는 이중 Viterbi 복호기를 가지는 공간-주파수 부호화된 직교 주파수분할다중화 방식을 제안하고 분석한다. 여기서는 이진 정보원 부호를 컨볼루션 부호화한 후 서로 독립적인 두 개의 반을 직교 주파수분할다중화 심볼이 생성된다. 수신기는 복조된 신호를 이중 Viterbi 복호기를 이용하여 독립적으로 복호하고, 이들의 경로 메트릭을 비교한다. 따라서 기존 시스템에서의 복구된 이진 데이터는 단순한 Viterbi 복호기의 출력으로 나타나는 반면 제안된 방식에서는 분절길이 내에서 큰 경로 메트릭을 가지는 부호열의 조합이 된다. 그 결과, 제안된 공간-주파수 부호화된 직교 주파수분할다중화 방식은 기존의 시스템에 비하여 모든 신호대 잡음비 영역에서 향상된 성능을 갖는다.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2010년도 하계학술대회 논문집
• /
• pp.289-289
• /
• 2010

Translation Characteristics of Digital Decoder utilizing the analog parallel processing circuit technology is designed. The fast parallel viterbi decoder system acted by a replacement of the conventional digital viterbi Decoder has good propagation. we are applied proposed analog viterbi decoder to decode PR signal for DVD and analyze the specific circuit and signal characteristics.

• 한국통신학회논문지
• /
• 제29권12A호
• /
• pp.1333-1339
• /
• 2004

IS-95와 IMT-2000 시스템에서 사용되고 있는 여러 종류의 길쌈 부호기를 부호율 1/2, 구속장 3인 길쌈 부호기로 한정하여, neural network의 LVQ(Learning Vector Quantization)과 PVSL(Prototype Vector Selecting Logic)을 적용하여 비터비 복호기에서 사용되는 PM(Path Metric)과 BM(Branch Metric) 메모리 수와 산술$.$비교 연산량을 줄임으로써 시스템의 단순화와 순방향 복호를 가능하게 한다. 구속장의 확장성 여부와 관계없이 간단한 응용으로 기존의비터비 복호기에 적용할 수 있는 새로운 비터비 복호기의 구조와 적용 알고리즘을 제시하고, 제시된 비터비 복호기의 합리성을 VHDL 시뮬레이션으로 검증 후, 기존의 복호기와의 성능을 비교 분석한다.

• 한국항행학회논문지
• /
• 제8권2호
• /
• pp.190-196
• /
• 2004

제 2세대 및 제 3세대 이동 통신의 오류정정코드 기능으로 사용되는 비터비 복호기 알고리즘은 많은 연산량을 차지하고 구속장의 길이 K가 표준에 따라 다르므로, 소프트웨어 라디오와 같은 응용을 위해서는 비터비 알고리즘을 효율적으로 처리 할 수 있는 하드웨어 구조의 개발이 필요하다. IS-95와 GSM 표준의 경우, 비터비 알고리즘은 K=7이며 WCDMA와 CDMA2000의 경우 K=9가 사용된다. 본 논문에서는 비터비 복호과정에서 필요한 상태천이 경로를 감소시켜 K=3~9 범위의 구속장과 1/2~1/3 범위의 데이터율까지 복호 할 수 있는 적응 비터비 복호기의 하드웨어 구조를 제안한다. Altera Cyclone EP1C20F400C8 디바이스를 타겟으로 프로토타이핑한 결과, 제안된 하드웨어 구조는 최대19,276의 로직 엘리먼트와 최대222.6mw의 소비전력이 필요함을 확인하였다.

• 융합신호처리학회논문지
• /
• 제5권3호
• /
• pp.223-229
• /
• 2004

최근에 OFDM과 시공간 부호화(Space-Time Code, STC)는 차세대 이동 통신에서 고속의 신뢰성 있는 통신을 위해 각광받고 있다. 본 논문에서는 다중경로 페이딩 채널에서 고속의 데이터를 전송하고자 할 경우에 성능을 향상시키고자 트렐리스 부호화된(Trellis-Coded, TC) 차동 시공간 변조(Differential Space Time Modulation, DSTM)를 사용한 OFDM에서 다증 심벌 검파 시스템을 제안한다. 차동 시공간 부호화된 OFDM의 성능을 향상시키기 위해 DUSTM(differential unitary space-time modulation)을 이용하여 송신기를 설계하고 수신단에서 다중 심벌 검파를 수행하는 수신기와 디코딩 알고리듬을 개발하며, 이를 위한 새로운 가지 메트릭을 유도한다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2008년도 춘계종합학술대회 A
• /
• pp.93-96
• /
• 2008

부호화율과 구속장을 선택적으로 지정할 수 있는 다중 표준용 파라미터화된 비터비 복호기의 효율적인 설계에 대해 기술한다. 설계된 비터비 복호기는 부호화율 1/2과 1/3, 구속장 7과 9를 지원하여 4가지 모드로 동작하도록 파라미터화된 구조로 설계되었으며, 각 동작모드에서 공통으로 사용되는 블록들의 공유가 극대화되는 회로구조를 적용하여 면적과 전력소모가 최소화되도록 하였다. 또한, one-point 역추적 알고리듬에 최적화된 ACCS (Accumulate-Subtract) 회로를 적용하여 완전 병렬구조에 비해 ACCS 회로의 면적을 약 35% 감소시켰다. 설계된 비터비 복호기 코어는 0.35-um CMOS 셀 라이브러리로 합성하여 79,818 게이트와 25,600비트의 메모리로 구현되었으며, 70 MHz 클록으로 동작하여 105 Mbps의 성능을 갖는다.

• 한국정보통신학회논문지
• /
• 제18권6호
• /
• pp.1323-1329
• /
• 2014

본 논문은 인접 심볼 간의 간섭이 발생하지 않는 최대 데이터 전송률인 Nyquist rate 보다 빠르게 데이터를 전송하여 전송량을 증가시키는 FTN(Faster than Nyquist) 기법을 이용하여 효율적인 복호 방식을 분석한다. FTN 신호 전송시 발생하는 ISI(Inter-Symbol Interference) 를 최소화하기 위해 간섭량을 비터비 등화기의 가지 정보로 활용하여 비터비 등화기 모델을 제안한다. 본 논문에서는 FTN 신호를 복호하기 위해 BCJR 기법을 이용한 비터비 등화기와 LDPC 복호기간의 반복으로 이루어진 터보 등화 기법을 이용하여 복호한다. BCJR 복호시 트렐리스 구조를 본 논문에서는 유클리디언 거리를 최대로 함으로써 기존의 방식보다 성능이 향상됨을 알 수 있으며, 이에 따른 FTN 신호의 전송량 증가별 성능을 비교한다.