• 제목/요약/키워드: Video Signal Processing

검색결과 291건 처리시간 0.031초

실시간 비디오 압축의 움직임 추정을 위한 새로운 이진 블록 정합 알고리즘에 관한 연구 (A Study on the New Binary Block Matching Algorithm for Motion Estimation of Real time Video Coding)

  • 이완범;김환용
    • 융합신호처리학회논문지
    • /
    • 제5권2호
    • /
    • pp.126-131
    • /
    • 2004
  • 전역 탐색 알고리즘은 탐색영역이 증가하는 경우 연산량이 급증하게 되어 처리 시간이 길어지고 하드웨어 복잡도가 증가한다. 고속 탐색 알고리즘 및 기존의 이진 연산 알고리즘은 연산량 및 처리시간을 대폭 줄일 수 있지만 전역 탐색 알고리즘에 비하여 성능이 떨어지는 단점이 있다. 따라서 본 논문에서는 하드웨어 구현이 용이하고 움직임 추정을 고속으로 수행 할 수 있는 새로운 BCBM(Bit Converted Boolean Matching)알고리즘을 제안한다. BCBM 알고리즘은 움직임 추정 시 필요한 연산을 이진 연산으로만 수행하면서 전역 탐색에 근접한 성능을 나타낸다. 움직임 추정 성능은 CIF 포맷의 영상 100프레임을 이용하여 분석하였다. BCBM 알고리즘의 PSNR 성능은 전역 탐색 알고리즘보다 약 0.08㏈ 떨어지지만, 고속 탐색 알고리즘 및 기존의 이진 연산 알고리즘 보다 0.96∼2.02㏈ 정도 우수함을 실험을 통해 확인하였다.

  • PDF

디지털 홀로그램의 비디오 서비스를 위한 시스템 설계 (System Architecture for Digital Hologram Video Service)

  • 이윤혁;서영호;김동욱
    • 방송공학회논문지
    • /
    • 제19권5호
    • /
    • pp.590-605
    • /
    • 2014
  • 본 논문은 디지털 홀로그램 비디오를 서비스할 수 있는 서비스 시스템을 제안하는 것을 목적으로 한다. 이 시스템은 현존하는 2차원 또는 3차원 영상/비디오를 서비스하는 시스템의 프레임, 즉 데이터 획득, 처리, 전송, 수신, 복원의 과정을 그대로 따른다고 가정한다. 이 시스템은 수직 리그로부터 획득한 영상을 보정하는 전처리 과정을 수행하고, 시청자의 시점에 해당하는 가상 시점의 영상을 생성하고 홀로그램을 생성한다. 이전 연구에서 구현하지 못한 홀로그램에 대한 신호처리 요소들을 추가하고 성능을 개선하였다. 본 논문에서는 GPU를 늘리면서 이전 버전[25]의 홀로그램 생성시간을 1/3로 감소 시켰고 추가적으로 홀로그램의 압축, 워터마킹, 암호화 모듈을 추가하였다.

U-HDTV를 위한 향상된 병렬 비디오 부호화 기법 (A Parallel Video Encoding Technique for U-HDTV)

  • 정승원;고성제
    • 대한전자공학회논문지SP
    • /
    • 제48권1호
    • /
    • pp.132-140
    • /
    • 2011
  • Ultra-High Definition Television (U-HDTV) 는 차세대 TV로 불리는 실감 TV의 가장 유망한 요소 기술로 주목받고 있으며 이를 효과적으로 압축하기 위한 병렬 비디오 부호화 기술 개발의 필요성이 증대되고 있다. 기존의 병렬 부호화 기술은 영상을 공간적으로 분할하고 분할비디오 (sub-sequence)를 독립적으로 부호화 하는 방식을 사용하였다. 본 논문에서는 분할비디오간의 높은 상호상관 (cross-correlation)을 이용하여 부호화 효율을 향상하는 파이프라인 (pipeline) 구조의 병렬 부 복호화기를 제안한다. 실험결과를 통하여 제안하는 기술이 압축 효율을 향상시키며 균일한 화질의 분할비디오를 생성하는 것을 확인한다.

인접한 블럭의 움직임 벡터를 이용한 수정된 삼단계 움직임 추정 기법 (Modified three step search using adjacent block's motion vectors)

  • 오황석;백윤주;이흥규
    • 한국통신학회논문지
    • /
    • 제22권9호
    • /
    • pp.2053-2061
    • /
    • 1997
  • 움직임 보상 부호화 가법은 연속한 비디오 프레임간의 시간적 증복성을 제거하기 때문에 비디오 영상 압축에 매우 중요한 역합을 한다. 그러나 많은 계산량으로 인하여 실시간 응용이나 고해상도 응용에 많은 어려움이 있다. 이러한 문제점을 해결하기 위하여 빠른 탑색 가법과 하드웨어 설계 기법이 활발히 연구되어 왔다. 특히 계산량을 크게 줄이고 안정된 성능을 갖는 삼단계 탐색 기법이 널리 이용되고 있으며 이를 기반으로 한 새로운 탐색 기법들이 제안되었다 본 논문에서는 인접한 블럭들의 움직임 벡터가 미치는 영향을 고려하여 수정된 삼단계 탐색 기법을 제안하고 이의 성능을 평가한다. 실험에 의하여 제안된 기법이 삼단계 탐색 기법에 비교하여 적은 계산량을 가지며, MAE 측면에서 이득이 있음을 보였다.

  • PDF

Post-Processing for Reducing Blocking Artifacts using Adaptive Low Pass Filtering

  • Hwang, Younghooi;Jeon, Byeungwoo;Sull, Sanghoon
    • 대한전자공학회:학술대회논문집
    • /
    • 대한전자공학회 2002년도 ITC-CSCC -1
    • /
    • pp.297-300
    • /
    • 2002
  • In this paper, we propose a post-processing method to reduce the blocking artifacts. We perform the post-processing only in the spatial domain so that it is readily applicable to real-time video decoder. Many approaches proposed so far for deblocking deal with only The luminance signal. but here we propose processing the chrominance signals as well since the low bit rare application where the blocking artifacts are most problematic suffers significantly from the color misalignment caused by blocking artifacts occurring to chrominance data as well. The proposed method is composed of low pass filtering in two steps considering the edge direction. The first step is the IIR low pass filtering in the diagonal direction, and the second step is another IIR low pass filtering in horizontal and vertical directions.

  • PDF

DVS 기반 멀티미디어 프로세서의 전력절감율 분석 (Analysis of Power Saving Factor for a DVS Based Multimedia Processor)

  • 김병일;장태규
    • 대한전자공학회논문지SP
    • /
    • 제42권1호
    • /
    • pp.95-100
    • /
    • 2005
  • 본 논문에서는 멀티미디어 프로세서의 전력 소모를 효과적으로 줄이기 위한 DVS 기법을 제안하였다. 전력 절감율의 유효 범위는 멀티미디어 프로세서의 프레임 기반 연산량이 가우시안 분포로 가정하여 해설적으로 유도되었다. 이러한 해석식은 연산량의 평균과 표준편파에 관하여 표현된다. 제안한 DVS 기법의 전력 절감을 실험을 통해 확인하기 위하여 MPEG-2 비디오 디코더 알고리즘과 MPEG-2 AAC 인코더 알고리즘을 ARM9 프로세서에서 수행하였다. 다양한 MPEG-2 비디오 및 오디오 파일들을 이용한 실험 결과, 50~30% 정도의 전력 절감을 얻었고, 이는 해석적으로 유도된 결과와 거의 일치함을 확인하였다.

Low-complexity generalized residual prediction for SHVC

  • Kim, Kyeonghye;Jiwoo, Ryu;Donggyu, Sim
    • IEIE Transactions on Smart Processing and Computing
    • /
    • 제2권6호
    • /
    • pp.345-349
    • /
    • 2013
  • This paper proposes a simplified generalized residual prediction (GRP) that reduces the computational complexity of spatial scalability in scalable high efficiency video coding (SHVC). GRP is a coding tool to improve the inter prediction by adding a residual signal to the inter predictor. The residual signal was created by carrying out motion compensation (MC) of both the enhancement layer (EL) and up-sampled reference layer (RL) with the motion vector (MV) of the EL. In the MC process, interpolation of the EL and the up-sampled RL are required when the MV of the EL has sub-pel accuracy. Because the up-sampled RL has few high frequency components, interpolation of the up-sampled RL does not give significantly new information. Therefore, the proposed method reduces the computational complexity of the GRP by skipping the interpolation of the up-sampled RL. The experiment on SHVC software (SHM-2.0) showed that the proposed method reduces the decoding time by 10 % compared to conventional GRP. The BD-rate loss of the proposed method was as low as 1.0% on the top of SHM-2.0.

  • PDF

영상 신호 처리용 8-bit 10-MHz A/D 변환기 (8-bit 10-MHz A/D Converter for Video Signal Processing)

  • 박창선;손주호;이준호;김종민;김동용
    • 한국음향학회:학술대회논문집
    • /
    • 한국음향학회 1999년도 학술발표대회 논문집 제18권 2호
    • /
    • pp.173-176
    • /
    • 1999
  • In this work, a A/D converter is implemented to obtain 8bit resolution at a conversion rate of 10Msample/s for video applications. Proposed architecture is designed low power A/D converter that pipelined architecture consists of flash A/D converter. This architecture consists of two identical stages that consist of sample/hold circuit, low power comparator, voltage reference circuit and MDAC of binary weighted capacitor array. Proposed A/D converter is designed using $0.25{\mu}m$ CMOS technology The SNR is 76.3dB at a sampling rate of 10MHz with 3.9MHz sine input signal. When an 8bit 10Msample/s A/D converter is simulated, the Differential Nonlinearity / Integral Nonlinearity (DNL/ INL) error are ${\pm}0.5/{\pm}2$ LSB, respectively. The power consumption is 13mW at 10Msample/s.

  • PDF

FPGA와 DSP를 이용한 실시간 차선 및 차량인식 시스템 구현 (FPGA-DSP Based Implementation of Lane and Vehicle Detection)

  • 김일호;김경환
    • 한국통신학회논문지
    • /
    • 제36권12C호
    • /
    • pp.727-737
    • /
    • 2011
  • 본 논문에서는 FPGA(Field Programmable Gate Array)와 DSP(Digital Signal Processor)를 이용하는 실시간 차선 및 차량인식 시스템의 구현에 대하여 기술한다. 실시간 시스템의 구현을 위해서 FPGA와 DSP의 역할을 효율적으로 분할할 필요성이 있다. 시스템의 알고리즘을 특정요소 추출부분을 기준으로 분할하여 대량의 영상정보를 이용하여 소량의 특정요소를 추출하는 과정을 FPGA로 구현하고 추출된 특정요소를 사용하여 차선과 차량을 정의하고 추적하는 부분을 DSP에서 수행하게 하고, FPGA와 DSP의 효율적 연동을 위한 인터페이스 구성을 제안함으로써 실시간 처리가 가능한 시스템 구조를 제안한다. 실험 결과 제안한 실시간 차선 및 차량인식 시스템은 $640{\times}480$ 크기를 갖는 비디오 영상 입력에 대해 약 15 (frames/sec)로 동작하여 실시간 응용으로 충분함을 알 수 있다.

Scheduling Computational Loads in Single Level Tree Network

  • ;;김형중
    • 한국정보통신설비학회:학술대회논문집
    • /
    • 한국정보통신설비학회 2009년도 정보통신설비 학술대회
    • /
    • pp.131-135
    • /
    • 2009
  • This paper is the introduction of our work on distributed load scheduling in single-level tree network. In this paper, we derive a new calculation model in single-level tree network and show a closed-form formulation of the time for computation system. There are so many examples of the application of this technology such as distributed database, biology computation on genus, grid computing, numerical computing, video and audio signal processing, etc.

  • PDF