• 제목/요약/키워드: Verification Software

검색결과 952건 처리시간 0.031초

Verification of Statechart using Parallel Machines (병행성을 이용한 상태도의 검증)

  • Koo, Ja-Chul;Kwon, Gi-Hyun
    • Annual Conference of KIPS
    • /
    • 한국정보처리학회 2002년도 춘계학술발표논문집 (상)
    • /
    • pp.411-414
    • /
    • 2002
  • 상태도의 계층구조를 이용하여 모형 검사를 수행하는 연구들이 있었다. 기존 연구들은 상태도를 SMV 입력언어로 변환할 때, 계층 구조를 유지하였다. 비록 이러한 연구가 계층형 모형검사의 초기 시도에 기여를 했지만, SMV는 평탄화 된 구조를 이용한다는 점에서 실효성은 없다. 본 연구에서는, 계층구조를 평탄화 시킨 후 상태도를 병행적으로 실행되는 여러 개의 독립된 기계로 분리한다. 따라서, 상태도의 구조가 단순해지고 SMV 언어로 쉽게 상태도를 변환할 수 있다. 본 연구의 목적은 SMV를 이용하여 상태도를 모형 검사 할 때 SMV의 능력을 최대한 활용하고자 한다.

  • PDF

Software-based Real-time GNSS Signal Generation and Processing Using a Graphic Processing Unit (GPU)

  • Im, Sung-Hyuck;Jee, Gyu-In
    • Journal of Positioning, Navigation, and Timing
    • /
    • 제3권3호
    • /
    • pp.99-105
    • /
    • 2014
  • A graphic processing unit (GPU) can perform the same calculation on multiple data (SIMD: single instruction multiple data) using hundreds of to thousands of special purpose processors for graphic processing. Thus, high efficiency is expected when GPU is used for the generation and correlation of satellite navigation signals, which perform generation and processing by applying the same calculation procedure to tens of millions of discrete signal samples per second. In this study, the structure of a GPU-based GNSS simulator for the generation and processing of satellite navigation signals was designed, developed, and verified. To verify the developed satellite navigation signal generator, generated signals were applied to the OEM-V3 receiver of Novatel Inc., and the measured values were examined. To verify the satellite navigation signal processor, the performance was examined by collecting and processing actual GNSS intermediate frequency signals. The results of the verification indicated that satellite navigation signals could be generated and processed in real time using two GPUs.

Objective Material analysis to the device with IoT Framework System

  • Lee, KyuTae;Ki, Jang Geun
    • International Journal of Advanced Culture Technology
    • /
    • 제8권2호
    • /
    • pp.289-296
    • /
    • 2020
  • Software copyright are written in text form of documents and stored as files, so it is easy to expose on an illegal copyright. The IOT framework configuration and service environment are also evaluated in software structure and revealed to replication environments. Illegal copyright can be easily created by intelligently modifying the program code in the framework system. This paper deals with similarity comparison to determine the suspicion of illegal copying. In general, original source code should be provided for similarity comparison on both. However, recently, the suspected developer have refused to provide the source code, and comparative evaluation are performed only with executable code. This study dealt with how to analyze the similarity with the execution code and the circuit configuration and interface state of the system without the original source code. In this paper, we propose a method of analyzing the data of the object without source code and verifying the similarity comparison result through evaluation examples.

Design and Implementation of RV-UI model for user requirement verification Using Kano quality model (사용자 요구사항 검증을 위한 이원적 품질요소를 적용한 RV-UI 모델의 설계 및 구현)

  • Kim Yong-Nam;Kim Tai-Suk
    • Annual Conference of KIPS
    • /
    • 한국정보처리학회 2004년도 추계학술발표논문집(상)
    • /
    • pp.283-286
    • /
    • 2004
  • 소프트웨어 개발과정에서 사용자 요구사항을 정확히 만족하기 위해서는 사용자 관점에서 요구사항 검증을 위한 방법이 필요하다. 이것은 사용자의 요구사항이 시스템 개발자에게 적절히 반영되어 개발시스템이 보다 더 효과적으로 설계 및 구현이 가능하여 사용자가 요구하는 품질의 소프트웨어 시스템을 구현할 수 있기 때문이다. 본 논문에서는 시스템 구현 전 단계에서 사용자 요구사항을 효율적으로 검증할 수 있는 RV-UI 모델을 제안한다. RV-UI 모델 시스템은 상용화된 사용자 인터페이스를 프로세스별 기능 모델로 표준화하였고, 카노(Kano)의 이원적 품질이론을 적용한 인터페이스를 통해 명확한 사용자 요구사항의 검증과 체계적인 요구사항의 형상관리를 하도록 설계하였다.

  • PDF

The verification of the hardware implementation of packet classification algorithm on multiple fields by Veriolg-HDL (Verilog-HDL을 이용한 다중필드 패킷분류 알고리듬의 설계 검증)

  • Hong, Seong-Pyo;Kim, Jun-Hyeong;Choe, Won-Ho
    • Proceedings of the KIEE Conference
    • /
    • 대한전기학회 2003년도 학술회의 논문집 정보 및 제어부문 B
    • /
    • pp.852-855
    • /
    • 2003
  • This paper reports the RFC(Recursive Flow Classification) algorithm that is available on multiple fields. It is easy to be implemented by both software and hardware. For high speed classification of packets, the implementation of RFC is essential by hardware. Hence, in this paper, RFC algorithm is simulated by Verilog-HDL, and it verify the efficiency of the algorithm. The result shows that the algorithm can perform a packet classification within several cycles. It is not only much faster than software implementation but also enough to support OC192c.

  • PDF

A Study on Exploitable Verification for Secure Open Source Software (안전한 오픈소스 소프트웨어를 위한 익스플로잇터블 검증에 관한 연구)

  • Kim, Bumryong;Song, JunHo;Kim, Geon;Jun, Moon-Seog
    • Annual Conference of KIPS
    • /
    • 한국정보처리학회 2015년도 추계학술발표대회
    • /
    • pp.617-619
    • /
    • 2015
  • 최근 IT 제품의 활용의 증가와 함께 소프트웨어는 컴퓨터를 넘어 적용 범위가 더욱 넓어지고 그에 따른 수요 또한 급격히 성장하고 있다. 또한 상용 소프트웨어와 더불어 오픈소스 소프트웨어(Open Source Software)의 수요도 함께 급성장하고 있다. 하지만 오픈소스 소프트웨어는 보안에 대한 전문지식이 없는 개발자에 의해 개발이 이루어진다. 이에 하트블리드(HeartBleed), 쉘쇼크(ShellShock)와 같은 다양한 보안취약점(Security Vulnerabilities)이 발생하고 있으며 공격으로 이어지는 사례도 늘고 있다. 따라서 본 논문에서는 다른 소프트웨어 점검 도구들과 연계하여 발견된 보안취약점이 익스플로잇터블(Exploitable)한 지 검증하는 엔진을 제안한다.

Task Simulation Model-based Tool For The Verification Of Software Application On Automotive Control Software (차량 전장용 제어 소프트웨어 응용프로그램의 검증을 위한 모델 기반 Task Simulation 도구)

  • Lee, Sukyung;Kim, Dongwoo;Choi, Yunja
    • Annual Conference of KIPS
    • /
    • 한국정보처리학회 2015년도 추계학술발표대회
    • /
    • pp.962-965
    • /
    • 2015
  • 차량 전장용 소프트웨어는 자동차 전자 장비들을 제어하는 만큼 그 정확성과 안전성이 검증되어야 한다. 본 연구에서는 차량 전장용 제어 소프트웨어의 제어논리가 프로그래머가 의도한 데로 구성되어 있는지를 코딩단계에서 실험하고 가시화하는 도구를 개발하였다. 이를 위해 제어 소프트웨어와 함께 컴파일될 전장용 운영체제의 정형 모델을 구축하고 운영체제 구현과는 독립적으로 제어 프로그램에서 정의된 Task들의 수행 순서를 모의 실험하여 차량 전장용 운영체제의 Task 상태 변화를 확인할 수 있도록 하였다. 임의 생성된 제어프로그램 코드와 실제 차량 전장용 제어프로그램 코드에 개발된 도구를 적용하여 그 효용성을 확인하였다.

Energy flow finite element analysis of general Mindlin plate structures coupled at arbitrary angles

  • Park, Young-Ho
    • International Journal of Naval Architecture and Ocean Engineering
    • /
    • 제11권1호
    • /
    • pp.435-447
    • /
    • 2019
  • Energy Flow Finite Element Analysis (EFFEA) is a promising tool for predicting dynamic energetics of complicated structures at high frequencies. In this paper, the Energy Flow Finite Element (EFFE) formulation of complicated Mindlin plates was newly developed to improve the accuracy of prediction of the dynamic characteristics in the high frequency. Wave transmission analysis was performed for all waves in complicated Mindlin plates. Advanced Energy Flow Analysis System (AEFAS), an exclusive EFFEA software, was implemented using $MATLAB^{(R)}$. To verify the general power transfer relationship derived, wave transmission analysis of coupled semi-infinite Mindlin plates was performed. For numerical verification of EFFE formulation derived and EFFEA software developed, numerical analyses were performed for various cases where coupled Mindlin plates were excited by a harmonic point force. Energy flow finite element solutions for coupled Mindlin plates were compared with the energy flow solutions in the various conditions.

UML diagram-driven test scenarios generation based on the temporal graph grammar

  • Shi, Zhan;Zeng, Xiaoqin;Zhang, Tingting;Han, Lei;Qian, Ying
    • KSII Transactions on Internet and Information Systems (TIIS)
    • /
    • 제15권7호
    • /
    • pp.2476-2495
    • /
    • 2021
  • Model-based software architecture verification and test scenarios generation are becoming more and more important in the software industry. Based on the existing temporal graph grammar, this paper proposes a new formalization method of the context-sensitive graph grammar for aiming at UML activity diagrams, which is called the UML Activity Graph Grammar, or UAGG. In the UAGG, there are new definitions and parsing algorithms. The proposed mechanisms are able to not only check the structural correctness of the UML activity diagram but also automatically generate the test scenario according to user constraints. Finally, a case study is discussed to illustrate how the UAGG and its algorithms work.

A Property-based Code Extractor for Formal Code Verification (코드 정형검증을 위한 특성기반 코드추출기)

  • Park, Min-Gyu;Choi, Yunja;Kim, Jinsam
    • Annual Conference of KIPS
    • /
    • 한국정보처리학회 2010년도 추계학술발표대회
    • /
    • pp.283-286
    • /
    • 2010
  • 안전중요 소프트웨어 코드의 검증은 1%의 잠재적 가능성을 가진 오류조차 허용하지 않는 철저한 검증방식을 요구한다. 이러한 요구에 부응하여 최근 수학적 모델을 사용한 정형검증 기법이 코드검증에 활발하게 적용되고 있으나, 코드의 복잡도와 크기의 증가에 따른 검증비용의 기하급수적 증가가 해결과제로 부각되어왔다. 본 연구에서는 검증하고자 하는 특성을 중심으로 검증대상 코드를 추출, 정형검증의 대상을 자동으로 축소하는 코드추출기를 개발하였다. 개발된 코드추출기는 자동차 전장용 운영체제의 검증에 보조적으로 활용되어 검증비용을 90% 이상 절감하고 검증 사용성을 높이는데 기여하였다.