• Korean Journal of Materials Research
• /
• v.3 no.5
• /
• pp.443-450
• /
• 1993

Self-alignment gatc Schottky contact structure on Si- implanted GaAs was formed by plasma enhanced chemical vapor dcposirion. Tungsten nitride thin films (ahclut 1600$\AA$) \vcre dopositcd on GaAs at $350^{\circ}C$ in order to fahricarc GaAs 1Cs and ttwn rapidly annealed at $750^{\circ}C$ to $900^{\circ}C$. Thermal charac tcristics of PECVD)-$W_{67}N_{43}$/GaAs structure were investigated by X-ray diffraction, photolumintesccnce. and optical deep level transient specrroscopy. Results revealed that $W_{67}N_{33}$ gate was more thermally sta ble with GaAs substrate than W gate and Si atoms implanted In $W_{67}N_{33}$/GaAs structure became morr active than those In W/GaAs after annealing. I-V characteristics of $W_{67}N_{33}$/GaAs diod c exhibired a nearly ideal diode behavior. The termal stability of $W_{67}N_{33}$/GaAs diode was better than that of W/GaAs diode with the post annealing at temperatures from 800 to $900^{\circ}C$ for 20s without As overpressure.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2011.02a
• /
• pp.125-125
• /
• 2011

Silicon-oxide-silicon nitride-oxide silicon (SONOS) 구조를 가진 플래쉬 메모리 소자는 기존의 floating gate (FG)를 이용한 플래쉬 메모리 소자에 비해 구동 전압이 낮고, 공정 과정이 간단할 뿐만 아니라 비례 축소가 용이하다는 장점 때문에 차세대 플래쉬 메모리 소자로 많은 연구가 진행되고 있다. SONOS 구조를 가진 플래쉬 메모리에서 소자의 셀 사이즈가 감소함에 따라 발생하는 인접한 셀 간의 간섭 현상에 대한 연구가 소자의 성능 향상에 필요하다. 본 연구에서는 SONOS 구조를 가진 플래쉬 메모리에서 소자의 셀 사이즈가 작아짐에 따라 발생하는 인접한 셀 간의 간섭 현상에 대해 recess field 의 깊이에 따른 변화를 조사하였다. 게이트의 길이가 30nm 이하인 SONOS 구조를 가진 플래쉬 메모리 소자의 구조에서 recess field의 깊이의 변화에 따른 소자의 전기적 특성을 삼차원 시뮬레이션 툴인 sentaurus를 사용하여 계산하였다. 커플링 효과를 확인하기 위해 선택한 셀의 문턱전압이 주변 셀들의 프로그램 상태에 미치는 영향을 관찰하였다. 본 연구에서는 SONOS 구조를 가진 플래쉬 메모리에서 셀 사이에 recess field 를 삽입함으로 인접 셀 간 발생하는 간섭현상의 크기를 줄일 수 있음을 시뮬레이션 결과를 통하여 확인하였다. 시뮬레이션 결과는 recess field 깊이가 증가함에 따라 인접 셀 간 발생하는 간섭현상의 크기가 감소한 반면에 subthreshold leakage current가 같이 증가함을 보여주었다. SONOS 구조를 가진 플래쉬 메모리 소자의 성능향상을 위하여 recess field의 깊이를 최적화 할 필요가 있다.

• Journal of IKEEE
• /
• v.18 no.3
• /
• pp.356-361
• /
• 2014

This paper proposes hardware architecture of HEVC (high efficiency video coding) CABAC (context-based adaptive binary arithmetic coding) binarizer. The proposed binarizer was designed and implemented as an independent module that can be integrated into HEVC CABAC encoder. It generates each bin string of each syntax element in a single cycle. It consists of controller module, TU (truncated unary binarization) module, TR (truncated Rice binarization) module, FL (fixed length binarization) module, EGK (k-th order exp-Golomb coding) module, CALR (coeff_abs_level_remaining) module, QP Delta (cu_qp_delta_abs) module, Intra Pred (intra_chroma_pred_mode) module, Inter Pred (inter_pred_idc) module, and Part Mode (part_mode) module. The proposed binarizer was designed in Verilog HDL, and it was implemented in 45 nm technology. Its operating speed, gate count, and power consumption are 200 MHz, 1,678 gates, and 50 uW, respectively.

• Proceedings of the Korean Institute of Electrical and Electronic Material Engineers Conference
• /
• 2009.11a
• /
• pp.61-61
• /
• 2009

P-type SGS-TFTs with 10 ${\mu}m$ channel length and two channel widths; $W_1=5{\mu}m$ and $W_2=10{\mu}m$ which has gate insulator made of 20nm $SiO_2$ and 80nm SiNx was fabricated and the electrical properties of them were measured. The field-effect mobility was increased from 95.84 to 104.19 $cm^2/V-s$ and threshold voltage also increased from -0.802 V to -0.954 V, when channel width is increased from5 ${\mu}m$ to 10 ${\mu}m$. Subthreshold swing decreased from 0.418 to 0.343 V/dec and $I_{on/off}$ ratio increased from $4.77{\times}10^7$ to $7.30{\times}10^7$.

• 한국정보디스플레이학회:학술대회논문집
• /
• 2004.08a
• /
• pp.1019-1022
• /
• 2004

High performance p-ch poly-Si TFTs with excellent stability were developed. By using a frequency doubled DPSS CW laser, the a-Si on glass could be crystallized into one dimensional single crystalline silicon named as a sequential lateral crystallization (SLC) region. We fabricated p-ch TFTs on SLC region and the typical characteristic values of the TFTs were $u_{fe}$ = 180 $cm^2$/Vs, $V_{th}$ = -3 V, S.S. = 0.5 V/dec, and $I_{off}$ = 1 pA/um@ $V_d$ = -10V. It is found that the TFTs are very stable after bias stresses such as negative and positive gate biases, hot carrier bias and high current bias. These results indicate that the poly-Si in SLC region is suitable for system on glass (SOG) application.

• 전기의세계
• /
• v.23 no.4
• /
• pp.60-65
• /
• 1974

This paper is to study on the pilot work of bi-directional S.C.R. power converter adopted by the method of diode-bridge type circuit. This apparatus acts as a converter when it is used in convering 3-phase a.c source to d.c output, and it can be used as an inverter which recovering surplus d.c power to a.c source when d.c load become active to cause the induced voltage higher than the presetted point of d.c output voltage. At the same time, its d.c voltage varies continuously in the presetted range of positive and/or negative polarity. As a result of test, the AC/DC bi-directional power converter represents maximum converting efficiency of 91% and power factor of 0.98. Furthermore, this converter also can be applied as a cycleconverter by varying the period of gate triggering signal.

• The Transactions of the Korea Information Processing Society
• /
• v.6 no.11S
• /
• pp.3243-3250
• /
• 1999

There are many problems to be satisfied the various commercial demand in the present VRML node, and the VRML-based system by the contact with other technology is burdened with the direct participation of developer related with it. In this study, remote control and monitoring system using EAI(External Authoring Interface) is reposed to overcome the limit of VRML. In other words, This study is about mechanism of interaction between control and monitoring subject in real world and object in virtual world mapped with it. Object oriented method by one to one mapping of the Java class which have VRML virtual world and the object control is proposed. Introduction method of video monitoring through method of image synthesis and the integrated development environment is described. Finally automobile-gate control system based on the development method of Internet virtual reality-based system which is proposed in this study is described.

• Proceedings of the Korean Institute of Information and Commucation Sciences Conference
• /
• 2018.05a
• /
• pp.437-438
• /
• 2018

본 논문은 디지털 신호에 포함되어 있는 잡음을 효과적으로 제거하기 위한 프로그램 가능한 디지털 필터를 제안한다. 이러한 필터는 Altera사의 FPGA(Field Programmable Gate Array)인 cycloneII EP2C70F89618를 이용하여 구현하였다. 데이터 신호에 포함된 잡음 제거 알고리즘을 바탕으로 한 출력 영상 신호 결과로부터 알 수 있듯이 필터 적용 후 출력 영상은 적용 전의 출력 영상에 비해 다양한 잡음에 대해 잡음이 제거된 출력 영상 특성을 보임을 확인하였다.

• Proceedings of the Korean Institute of Surface Engineering Conference
• /
• 2014.11a
• /
• pp.98-99
• /
• 2014

질산산화법(nitric acid oxidation method)은 저온에서 안정적인 산화막을 형성하는 직접산화공정으로 azeotropic point(68 wt%)인 120도 이하의 온도에서 산화막을 형성한다. 120도에서 형성한 질산산화막은 CVD법으로 형성한 산화막 보다 낮은 누설전류밀도(leakage current density)를 나타낸다. 또한 질산의 농도가 증가함에 따라 형성한 산화막의 누설전류밀도가 감소하며, 이는 열산화법으로 형성한 산화막 보다 낮다. 질산산화의 낮은 누설전류밀도는 형성한 산화막의 높은 원자 밀도와 낮은 계면준위밀도에 의한 것으로 이 특성을 이용하여 게이트 절연막(gate insulator)과 태양전지의 passivation막으로 응용되고 있다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2013.02a
• /
• pp.465-465
• /
• 2013

Inorganic 물질인 SiO2 dielectric 위에 organic dielectric PVP (4-vinyphenol)를 spin coating으로 올려, inorganic/organic dielectric 형태의 double layer구조로 High-performance amorphous indiumgallium zinc oxide thin-film transistors (IGZO TFT)를 제작하여 보았다. SiO2 dielectric을 buffer layer로 80 nm, PVP는 10Wt% 400 nm로 구성하였으며, 200 nm single SiO2 dielectric과 동일한 수준의 leakage current 특성을 MIM Capacitor 구조를 통해서 확인할 수 있었다. 이 소자의 장점은 용액공정의 도입으로 공정 시간의 단축 및 원가 절감을 이룰 수 있으며, dielectric과 channel 사이의 균일한 interface의 형성으로 interface trap 개선 및 Yield 향상의 장점을 갖는다. 우리는 실험을 통해서 SiO2 buffer layer가 수직 electric field에 의한 leakage current을 제어하고, PVP dielectric은 interface를 개선하는 것을 확인하였다. Vth의 negative shift 및 slope의 향상으로 구동전압이 줄어들고, 균일한 I-V Curve 형성을 통해서 Process Yield의 향상을 확인하였다.