• ETRI Journal
• /
• 제26권6호
• /
• pp.615-621
• /
• 2004

Next generation mobile communication system, such as IMT-2000, adopts Turbo codes due to their powerful error correction capability. This paper presents a block-wise maximum a posteriori (MAP) Turbo decoding structure with a low memory requirement. During this research, it has been observed that the training size and block size determine the amount of required memory and bit-error rate (BER) performance of the block-wise MAP decoder, and that comparable BER performance can be obtained with much shorter blocks when the training size is sufficient. Based on this observation, a new decoding structure is proposed and presented in this paper. The proposed block-wise decoder employs a decoding scheme for reducing the memory requirement by setting the training size to be N times the block size. The memory requirement for storing the branch and state metrics can be reduced 30% to 45%, and synthesis results show that the overall memory area can be reduced by 5.27% to 7.29%, when compared to previous MAP decoders. The decoder throughput can be maintained in the proposed scheme without degrading the BER performance.

• 한국전자파학회논문지
• /
• 제15권1호
• /
• pp.81-88
• /
• 2004

3GPP 표준의 오류 정정 부호 기법 중의 하나로 채택된 turbo 부호는 그 성능이 Shannon이 제시하는 이론적 한계 값에 근사하기 때문에 많은 관심을 받고 있다. 그러나 계산상의 복잡함과 많은 메모리를 요구한다는 단점이 있고 이를 보완할 수 있는 Log-MAP, Max-Log-MAP, SOVA, sliding window 알고리즘 등이 제안되었다. 본 논문에서는 turbo복호 알고리즘을 부동 소수점 연산과 고정 소수점 연산을 이용하여 구현하였을 때 성능을 해석하였다. 그리고 Log-MAP 알고리즘의 성능에 근사하는 효율적인 고정 소수점 구현 방법을 제안하였다. 이 방법을 Log-MAP과 sliding window 알고리즘에 적용하여 성능을 분석하였다.

• 한국통신학회논문지
• /
• 제29권12A호
• /
• pp.1387-1395
• /
• 2004

Log-MAP 복호 알고리즘을 사용하는 터보 복호기는 뛰어난 복호 성능에도 불구하고, 반복적 연산으로 인하여 인터리버의 크기에 비례하는 많은 메모리와 높은 하드웨어 복잡도가 단점으로 지적된다. 이에 본 논문에서는 Log-MAP 복호 알고리즘 기반의 터보 복호기를 설계할 때 복호 성능 및 하드웨어 복잡도에 영향을 미칠 수 있는 다양한 설계 이슈들을 제시하고, 설계 이슈들의 변화에 따른 복호 성능을 모의실험을 통하여 비교 분석한다. 하드웨어 복잡도와 복호 성능간의 균형을 고려하여 수신정부 사전정보, 상태 메트릭을 각각 5 비트, 6 비트 그리고 7 비트로 할당하여 부동 소수점 연산의 비트오율에 근접하는 성능을 확인하였다. Log-MAP 복호 알고리즘의 주연산인 MAX*에 대한 하드웨어 복잡도와 복호 성능을 비교 분석하였다. MAX* 연산 중 계산도가 큰 오류 보정 함수를 근사화된 조합회로로 구성하여 하드웨어 부담을 줄일 수 있는 방법을 제시하였고, 윈도우 블록 길이가 32인 슬라이딩 윈도우 기법을 적용하여 적은 복호 성능 저하로 상태메트릭 저장에 필요한 메모리 공간을 감소할 수 있음을 확인하였다.

• 한국통신학회논문지
• /
• 제28권11C호
• /
• pp.1052-1061
• /
• 2003

본 논문은 블록 MAP 터보 복호기의 상태 메트릭 계산 유닛을 위한 정규화 방식을 제안한다. 제안된 방식은 정규화를 위해 격자단(trellis stage)에서 하나의 상태 메트릭 값을 모든 상태 메트릭에 빼주고 쉬프트 시키는 구조를 갖게 되어, 상태 메트릭 계산이 많은 블록 MAP 복호기의 격자단에서 하나의 상태 메트릭을 줄여 파워 소모와 메모리 요구량을 줄일 수 있다. 시뮬레이션 결과 제안된 정규화 구조를 적용한 터보 복호기는 기존의 블록 MAP 터보 복호기에 비해 동적 파워 소모는 17.9%까지 감소하고 면적은 6.6%까지 감소함을 확인하였다.

• 한국통신학회논문지
• /
• 제30권2C호
• /
• pp.25-30
• /
• 2005

터보 코드는 Shannon의 한계 이론에 가까운 성능을 보이나 알고리듬의 특성상 반복 복호와 대용량 메모리의 사용으로 구현이 복잡하며 전력 소모가 크다. 본 논문에서는 병렬 구조 방식을 적용할 경우 출력 주파수가 감소되어 결과적으로 전력 소모가 감소된다는 사실을 이용하여 터보 부호기에 병렬 구조 방식을 적용한 설계를 제안하였다. 하드웨어의 복잡도를 줄이기 위해 Max-Log-MAP 방식을 사용하였으며, 병렬 구조가 적용된 터보 부호기를 위한 새로운 인터리버 구조를 제안하였다. 제안된 인터리버의 사용으로 병렬 구조화된 각각의 SISO 부호기들이 인터리버에 대해 읽기/쓰기 동작을 수행할 경우 발생할 수 있는 메모리 충돌을 방지할 수 있다. 실험 결과 기존의 구조와 비교하였을 경우 인터리버 제어기에 의한 면적의 증가는 무시할 정도이며, 전력 소모는 약 40%정도 감소되었다.

• 한국정보전자통신기술학회논문지
• /
• 제5권3호
• /
• pp.169-173
• /
• 2012

무선통신 시스템에서 신호의 다중경로 전달 과정에 의해 발생하는 지연 확산 현상 때문에 인접 심벌 간 간섭 (ISI, Inter-Symbol Interference)에 영향을 받는다. 본 논문에서는 다중 경로를 갖는 채널에서 채널 부호화 기법과 등화기가 결합하여 동작하는 터보 등화기를 갖는 시스템의 성능을 검증하였다. 그 결과 본 논문에서 사용한 터보 등화기를 이용하여 반복 복호를 하였을 때는, 1회 반복 시 BER 10-4을 기준으로 반복이 없는 등화기를 사용하였을 때 보다 1.5 dB 성능이 향상되었다. 또한 터보 등화기의 반복이 2, 3 회로 늘어남에 따라 약 3.5 dB 성능이 향상되었고, 3회 이상 반복하였을 때는 더 이상 성능이 향상되지 않음을 알 수 있었다.

• 한국정보통신학회논문지
• /
• 제7권8호
• /
• pp.1854-1863
• /
• 2003

디지털 통신 시스템에서 오류 정정 부호화 방식으로 사용되는 Turbo Code의 성능은 부호기에 내재되어 부호의 자유 거리 결정에 큰 영향을 미치는 인터리버와 복호기에서 수행되는 반복 복호에 의해 결정된다. 하지만 우수한 성능을 얻기 위해 수신 과정에서 많은 지연 시간이 요구되는데 이는 주로 인터리버의 크기에 의존하게 된다. 또한 Turbo Code는 페이딩 채널 상에서도 신뢰성 있는 강력한 코딩 기법으로 알려져, 최근 ITU 등에서 IMT­2000과 같은 차세대 이동 통신에서 채널 코드의 표준으로 채택되었다. 따라서 본 논문에서는 기존의 블럭 인터리버를 변형한 인터리버와 MAP(Maximum A Posteriori)알고리듬을 이용한 병렬 구조의 터보 복호기를 제안하였다. 무선 멀티미디어 통신에서 실시간 음성 및 비디오 서비스를 제공할 때 CDMA 환경에서의 AWGN과 페이딩 채널에 대해 가변 복호방법을 이용하여 감소된 복호지연의 관점에서 컴퓨터 모의실험을 통해 성능 분석을 하고 기존의 다른 방법과 비교하였다.

• 디지털산업정보학회논문지
• /
• 제14권4호
• /
• pp.79-85
• /
• 2018

This paper presents an implementation method of Long Term Evolution-Advanced (LTE-A) Physical Downlink Shared Channel (PDSCH) decoder using a general-purpose multicore Digital Signal Processor (DSP), TMS320C6670. Although the DSP provides some useful coprocessors such as turbo decoder, fast Fourier transformer, Viterbi Coprocessor, Bit Rate Coprocessor etc., it is specific to the base station platform implementation not the mobile terminal platform implementation. This paper shows an implementation method of the LTE-A PDSCH decoder using programmable DSP cores as well as the coprocessors of Fast Fourier Transformer and turbo decoder. First, it uses the coprocessor supported by the TMS320C6670, which can be used for PDSCH implementation. Second, we propose a core programming method using DSP optimization method for block diagram of PDSCH that can not use coprocessor. Through the implementation, we have verified a real-time decoding feasibility for the LTE-A downlink physical channel using test vectors which have been generated from LTE-A Reference Measurement Channel (RMC) Waveform R.6.

• 한국정보통신학회논문지
• /
• 제11권2호
• /
• pp.385-391
• /
• 2007

본 논문에서는 V-BLAST (Vertical-Bell-lab Layered Space Time)의 두 디코딩 과정인 ordering과 slicing에 사전 확률 (a priori probability)로 사용하기 위해서 반복 디코딩 (iterative decoding)을 사용한 MAP (Maximum A Posteriori) 디코더의 외부 정보 (extrinsic information)를 이용한 최적의 터보 부호화된 (Turbo Coded) V-BLAST 기법을 적용한 적응 변조 시스템 (adaptive modulation system)을 제시 후 성능을 관찰한다. 또한 적응 변조 시스템에서 간단하게 V-BLAST 시스템과 터보 부호화 (Turbo Coding) 기법이 결합된 기존의 터보 부호화된 V-BLAST 기법을 적용한 경우에 비하여 어느 정도 전송률 (throughput)향상이 있는가를 살펴본다. 실험결과, 적응 변조 시스템에서 최적의 터보 부호화된 V-BLAST 기법을 적용한 경우가 기존의 터보 부호화된 V-BLAST 기법을 적용한 경우에 비하여 전송률 성능이 우수함을 보였다. 특히, 실험 결과는 2.5 Mbps의 전송률에서 1.5 dB의 SNR 이득을 보인다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2001년도 하계종합학술대회 논문집(1)
• /
• pp.273-276
• /
• 2001

In this thesis we propose symbol-based decoding for turbo codes which is used SOVA as a decoding algorithm. The proposed turbo codes that is interleaved on symbol-by-symbol basis and inputted as n-bit symbols to the decoder. This method makes that the stages of the original trellis are merged together and the trellis depth is reduced by 1/n. We research turbo codes with symbol size n=2 in this paper and its performance.