• 전자공학회논문지S
• /
• 제34S권7호
• /
• pp.28-38
• /
• 1997

Previously, we have proposed the M-BECM(Modified-Band Edge Component Maximization), which is a symbol synchronization algorithm based on spectral line method for all-digital high speed digital communications. However, Until now, the characteristics of the timing detector based on the spectral line method including M-BECM was not analyzed, particularly the effect of a timing offset at the optimal convergence pont. In this paper, we analyze the timing dtector's characteristics of the M-BECM and present optimal design value. First, the expression for the timing detector's mean value(often called its S-Curver) as a function of the normalized symbol timing offset is derived. Next, the P $D_{bias}$, the value for compensating the timing offset at an optimal convergence point, and the bandwidth of bandpass filter in the timing detector are calculated. It is also shown and analyzed that the P $D_{bias}$ is affected by varuous factors such as the excess bandwidth of input signal, frequency offsets, noise and particularly, the excess bandwidth of input signal is a major parameter to decide P $D_{bias}$. Finally, analytic resutls are compared to simulation results.

• 한국전자파학회논문지
• /
• 제12권1호
• /
• pp.1-10
• /
• 2001

본 논문에서는 비동기 DS-CDMA 시스템의 성능 개선 기법으로서 다단 간섭제거기 (Multistage PIC)와 부분 다단 간섭제거기(Partial Multistage PIC)를 채용할 때 칩 동기 에러와 위상 에러가 위상 에러가 다중 접속간섭(MAI : Multiple Access Interference) 제거능력에 미치는 영향의 정도를 이론적으로 분석하고 이를 검증하기 위한 컴퓨터 시뮬레이션을 수행하였다. 성능 분석 결과로부터 동기가 완전한 경우에는 다단 간섭제거기와 부분 다단 간섭제거기 모두 큰 폭의 성능 개선을 이룰 수 있었는데 단(stage) 수를 증가시킬수록 다단 간섭제거기와 부분 다단간섭제거기의 성능 개선은 비슷하였다. 또한, 칩 동기 에러와 위상 에러기를 고려 할 경우, 1단(no cancellation)에서의 성능 열화가 각 단의 상관기 출력(decision statistic)에 영향을 줌으로써 다단 간섭제거기와 부분 다단 간섭제거기의 성능 개선을 감소시켰다. 그렇지만, 불완전 동기에도 불구하고 단(stage) 수를 증가시키면 두 간섭제거기 모두 강한 간섭제기능력을 보였다. 실제 시스템에서는 완벽한 칩 동기와 위상 동기 획득이 불가능하기 때문에 칩 동기 에러와 위상 에러에 대해서도 큰 폭의 성능 개선을 이룰 수 있고 구현상의 복잡도도 줄일 수 있는 간섭제거기가 필요하게 된다. 따라서 기존의 다단 간섭제거기와 거의 동일한 성능 개선을 달성하면서 구조가 간단하고 계산량이 적은 부분 다단 간섭제거기의 활용도가 높아질 것이 예상된다.

• 융합신호처리학회논문지
• /
• 제15권4호
• /
• pp.169-175
• /
• 2014

NG-SDH 시스템은 광케이블 통하여 연결된 네트워크이다. 네트워크 동기제어기는 광전송시스템에서 데이터 동기에서 필수적이다. 본 논문에서 SOPC(system on a programmable chip) 설계 기술을 활용하여 네트워크 동기제어기를 설계한다. 설계를 위해 Altera사의 FPGA를 활용하고, FPGA안에는 32Bit CPU, DPRAM(dual port ram), 디지털 입출력포트, 송신 및 수신 프레이머, 위상차 검출기 등이 포함되어있다. 설계된 네트워크 동기제어기는 ITU-T G. 813에서 권고하는 동기기준(일시적인 응답에서의 MTIE, 원더 특성시 MTIE 및 TDEV, Holdover시 MTIE)을 만족함을 확인할 수 있다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2007년도 하계종합학술대회 논문집
• /
• pp.53-54
• /
• 2007

As Cable Network is developing for 2-way high speed data service, it should be developed to transfer high speed data using limited bandwidth. If QAM is using for this, synchronization algorithms become important system parameters. In this paper, we present two methods of coarse timing recovery using CAZAC sequence for cable modem uplink.

• 한국항행학회논문지
• /
• 제18권5호
• /
• pp.429-436
• /
• 2014

본 논문에서는 의사위성과 GPS 위성 사이의 시각동기를 위한 세가지 동기 방안을 제안하고 시각동기 기법의 성능 분석에 필요한 의사위성 시각동기 오차요소에 대해 분석한다. 제시한 세가지 시각동기 방안으로는 의사위성 시각동기 스테이션 구축 방안, UTC(KRIS)의 시각정보원을 활용한 의사위성 시각동기 방안, GPS 시각용 수신기를 활용한 시각동기 방안이 있다. 또한 제안한 의사위성 시각동기 방안의 성능평가를 위한 시뮬레이션 구성을 위해 의사위성 시각동기 방안의 오차요소를 의사위성 및 기준 클럭의 오차, 전송선로에 의해 발생하는 오차, TIC에 의해 발생하는 오차, 클럭 동기 알고리즘에 의해 발생하는 오차로 구분하고 각 오차 요소를 분석하였다.

• 한국정보과학회논문지:시스템및이론
• /
• 제26권10호
• /
• pp.1264-1274
• /
• 1999

본 논문에서는 분산된 클록들을 주기적으로 동기화 시키는 분산 실시간 시스템에서 시간적 제약을 만족시키기 위한 정적/동적 시간 제약(timing constraint) 변환 기법을 제안한다. 전형적인 이산클록동기화(discrete clock synchronization) 알고리즘은 클록의 값을 순간적으로 조정하여 클록의 시간이 불연속적으로 진행한다. 이러한 시간상의 불연속성은 시간적 이벤트를 잃어버리거나 다시 발생시키는 오류를 범하게 한다.클록 시간의 불연속성을 피하기 위해 일반적으로 연속클록동기화(continuous clock synchronization) 기법이 제안되고 있지만 소프트웨어적으로 구현되면 많은 오버헤드를 유발시키는 문제점이 있다. 본 논문에서는 시간적 제약을 동적으로 변환시키는 DCT (Dynamic Constraint Transformation) 기법을 제안하였으며, 이를 통해 기존의 이산클록동기화 알고리즘을 수정하지 않고서도 클록 시간의 불연속성에 의한 문제점들을 해결할 수 있도록 하였다. 아울러 DCT에 의해 이산클록동기화 하에서 생성된 태스크 스케쥴이 연속클록동기화에 의해 생성된 스케쥴과 동일함을 증명하여 DCT의 동작이 이론적으로 정확함을 증명하였다.또한 분산 실시간 시스템에서 지역 클록(local clock)이 기준 클록과 완벽하게 일치하지 않아서 발생하는 스케쥴링상의 문제점을 다루었다. 이를 위해 먼저 두 가지의 스케쥴링 가능성, 지역적 스케쥴링 가능성(local schedulability)과 전역적 스케쥴링 가능성(global schedulability)을 정의하고, 이를 위해 시간적 제약을 정적으로 변환시키는 SCT (Static Constraint Transformation) 기법을 제안하였다. SCT를 통해 지역적으로 스케쥴링 가능한 태스크는 전역적으로 스케쥴링이 가능하므로, 단지 지역적 스케쥴링 가능성만을 검사하면 스케쥴링 문제를 해결할 수 있도록 하였고 이를 수학적으로 증명하였다.Abstract In this paper, we present static and dynamic constraint transformation techniques for ensuring timing requirements in a distributed real-time system possessing periodically synchronized distributed local clocks. Traditional discrete clock synchronization algorithms that adjust local clocks instantaneously yield time discontinuities. Such time discontinuities lead to the loss or the gain of events, thus raising serious run-time faults.While continuous clock synchronization is generally suggested to avoid the time discontinuity problem, it incurs too much run-time overhead to be implemented in software. We propose a dynamic constraint transformation (DCT) technique which can solve the problem without modifying discrete clock synchronization algorithms. We formally prove the correctness of the DCT by showing that the DCT with discrete clock synchronization generates the same task schedule as the continuous clock synchronization.We also investigate schedulability problems that arise when imperfect local clocks are used in distributed real-time systems. We first define two notions of schedulability, global schedulability and local schedulability, and then present a static constraint transformation (SCT) technique. The SCT ensures that it is sufficient to check the schedulability of a task locally in a node with a local clock, since the global schedulability of the task is derived from its local schedulability through SCT. We formally prove the correctness of SCT.

• Journal of Positioning, Navigation, and Timing
• /
• 제9권4호
• /
• pp.397-403
• /
• 2020

In order to synchronize a remote system time to the reference time like Coordinated Universal Time (UTC), it is required to compare the time difference between the two clocks. The time comparison data may have some outliers and the time synchronization performance can be significantly degraded if the outliers are not removed. Therefore, it is required to employ an effective outlier detection algorithm for keeping high accurate system time. In this paper, an outlier detection method is presented for the time difference data of GNSS time transfer receivers. The time difference data between the system time and the GNSS usually have slopes because the remote system clock is under free running until synchronized to the reference clock time. For investigating the outlier detection performance of the proposed algorithm, simulations are performed by using the time difference data of a GNSS time transfer receiver corrected to a free running Cesium clock with intentionally inserted outliers. From the simulation, it is investigated that the proposed algorithm can effectively detect the inserted outliers while conventional methods such as modified Z-score and adjusted boxplot cannot. Furthermore, it is also observed that the synchronization performance can be degraded to more than 15% with 20 outliers compared to that of original data without outliers.

• 인간행동과 음악연구
• /
• 제21권2호
• /
• pp.1-30
• /
• 2024

본 연구는 ADHD 아동의 타이밍 조절 향상을 위한 리듬 기반 음악중재 프로토콜을 개발하고 실행 가능성을 조사하는 데 목적이 있다. 이를 위해 ADHD 아동(부주의 우세형, 과잉행동-충동형)과 일반 아동을 대상으로 3단계의 연구를 진행하였다. 1단계에서는 청각주의력 검사(KAT), 운동 타이밍(자가 탭핑, 동기화 및 유지), 지각 타이밍(음길이 변별 및 재산출, 리듬패턴)의 그룹별 기준값을 측정 및 탐색적 요인분석을 하였고, 2단계에서는 주요 요인을 적용한 리듬 기반 음악중재 프로토콜을 개발하였다. 3단계에서는 개발된 프로토콜을 ADHD 아동에게 적용하여 타이밍 조절에 영향을 미치는 변인들을 조사하고 그 효과를 검증하였다. 연구 결과, 1단계에서는 음길이 변별과제와 정교성을 요구하는 리듬패턴 과제에서 ADHD 아동의 타이밍 값에 유의한 차이를 보였다. 또한, KAT 검사 결과와 운동 및 지각 타이밍의 탐색적 요인분석을 통해 주의 반응성, 주의 동기화, 주의 정교성의 총 3개 요인 군집을 도출하였다. 2단계에서는 속도 및 간격 조정에 따른 난이도별 동기화, 주의 전환, 리듬 산출 과제로 구성한 프로토콜 개발 후 전문가 타당도 검증을 확보하였다. 3단계 연구에서는 부주의 우세형 및 과잉행동-충동형 ADHD 아동에게 프로토콜을 개별적으로 적용한 결과, 탭핑 동기화와 음길이 산출 리듬 과제의 변별과 산출에서 유의한 차이가 있었다. 본 연구는 ADHD 아동의 자발적 주의부터 비자발적 주의까지 이끄는 효과적인 촉진 도구로 리듬을 활용하기 위한 기초자료로서 의의가 있다.

• 한국통신학회논문지
• /
• 제38C권2호
• /
• pp.141-154
• /
• 2013

신호수신장치들간 시각 동기화는 TDoA를 이용한 위치 탐지에 있어 가장 중요한 전제 사항이 된다. 본 논문에서는 시스템의 시각동기 정확도를 위하여 고정밀도의 OCXO와 DPLL을 이용하여 원자 클럭을 사용하는 GPS 위성으로부터 수신되는 1 pps(pulse per second) 신호에 위상동기 되는 방식을 제안한다. GPS 기반 고정밀 타이밍 레퍼런스의 성능은 근본적으로 매우 우수한 장기간에 걸친 주파수 안정도(long-term frequency stability)를 갖는 GPS 타이밍 신호의 특성을 따라간다고 볼 수 있으며, GPS 타이밍 신호에 동기가 되면 0.001 ppb(part per billion) 급의 초정밀 타이밍 레퍼런스를 통해 시각 동기의 정확도를 향상시킨다. 제안하는, 향상된 시각 동기 정확도를 통해 TDoA 기반의 위치 탐지 기술에서의 측정 오차를 평가하고, 시각동기 오차 개선 방법이 TDoA 기반의 위치 측정 오차를 크게 개선함을 보인다.

• 한국통신학회논문지
• /
• 제31권6A호
• /
• pp.575-585
• /
• 2006

Orthogonal Frequency Division Multiple Access(OFDMA) 시스템에서 사용자는 초기 레인징 과정을 통해서 상향링크의 시간 동기를 획득한다. 기지국 수신기는 특정 사용자의 심볼에 시간 동기화하고 나머지 사용자들의 심볼들은 동기화된 시간과의 오차만큼 Symbol Timing Offset(STO)이 존재한다. 각 사용자의 STO에 의해서 한 OFDMA 심볼 내에 선형적인 위상 성분이 발생하고, 이 위상 성분들이 합성되어 다중 접속 간섭(Multiple Access Interference : MAI)으로 작용한다. 이런 MAI는 기지국 수신기의 레인징 부호 검출 성능을 열화 시키는 원인이 된다. 본 논문에서는 각 사용자의 STO에 의해 발생하는 위상 성분의 추정 및 보상을 위한 공통 레인징 부호를 사용하는 초기 레인징 심볼 구조를 제안한다. 공통 레인징 부호를 사용해서 각 사용자의 STO에 의해 발생한 위상 성분의 평균을 추정하고 보상한다. 이 방식은 MAI의 영향을 억제하여 기존 방식보다 더 향상된 레인징 부호 검출 성능을 제공한다.