• 대한전자공학회논문지
• /
• 제26권6호
• /
• pp.147-155
• /
• 1989

본 논문에서는 고속 신호처리 프로세서(digital signal processor)인 TMS320C25를 사용하여 칼만 필터링 기법을 이용한 실시간 TWS(track-while-scan) 시스템의 구현에 대하여 고찰하였다. 먼저 고정 소숫점 연산에 의해 칼만 필터를 구현 할 때 생기는 FWL(finite word length)의 영향에 대하여 알아 보았다. 실시간 TWS 시스템은 TWS연산부, 스캔 컨버터(scan converter) 그리고 시스템 제어부로 구성하였고 시스템 버스는 multi-bus를 채택하였다. TWS 시스템은 최대 8개의 표적을 동시 추적하기 위하여 제작되었으며, 실험을 통하여 8개의 표적을 동시에 추적하는데 부동 소숫점 연산시 약 0.35sce, 고정 소숫점 연산시 약 0.28sec의 시간이 소요된다는 결과를 보임으로써 칼만 필터를 실시간으로 처리 할 수 있는 충분한 가능성을 제시하였다.

• 전자공학회논문지
• /
• 제51권9호
• /
• pp.182-189
• /
• 2014

탭 딜레이(tapped delay) 방식은 field-programmable gate arrary(FPGA) 내부 리소스를 이용한 설계에 적합하여 FPGA기반 시간-디지털 변환기(time-to-digital converter)로 널리 사용되고 있다. 그런데 이 방식의 시간-디지털 변환기에서는 지연 소자로 사용하는 전용 캐리체인(dedicated carry chain)의 탭 당 지연시간 차이가 정밀도 저하의 가장 큰 원인이 되고 있다. 본 논문에서는 일반적인 구형파 대신 고정된 시간 폭을 가지는 펄스신호를 지연 소자로 인가하고 상승과 하강 엣지에서 두 번의 시간 측정을 통해 전용 캐리체인내 지연시간의 불균일성을 보상하고 정밀도를 향상하는 시간-디지털 변환기 구조를 제안한다. 제안한 구조는 두 번의 시간 측정을 위해 2개 구역의 전용 캐리체인을 필요로 한다. Dual 엣지 보상 전 두 전용 캐리체인에서 탭 당 지연시간의 평균은 각각 17.3 ps, 16.7 ps에서 보상 후 평균은 11.2 ps, 10.1 ps으로 감소하여 각각 35%, 39% 이상 향상되었다. 가장 중요한 탭 당 최대지연 시간은 41.4 ps, 42.1 ps에서 20.1 ps, 20.8 ps 로 50% 이상 감소하였다.

• 제어로봇시스템학회:학술대회논문집
• /
• 제어로봇시스템학회 1988년도 한국자동제어학술회의논문집(국내학술편); 한국전력공사연수원, 서울; 21-22 Oct. 1988
• /
• pp.540-545
• /
• 1988

In this study a microcomputer-aided design program has been developed to design and analysis for the digital adaptive control system. DACS(Digital Adaptive Control System) program has been written in GWBASIC language which is suitable for IBM-PC compatible. The dynamics of each element was modulized and described by linear difference equations. By the aid of this program, sampling time, the number of bits of A/D and D/A converter and the stability for the digital adaptive control system can be determined. In order to estimate the system parameters an on-line identification and a regression analysis method are utilized. The simulation results have been well agreed with the experiments. To demonstrate the utility of this program, an adaptive control system has been designed for air-heating system.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 1999년도 추계학술대회 논문집 학회본부 A
• /
• pp.163-165
• /
• 1999

This work presents the performance characteristic of digital watthour meter under the harmonics of voltage and current. Each waveform involved is different in magnitude phase, and THD(Total Harmonic Distortion). It is possible to generate harmonics and control those waveforms using RTDS(Real Time Digital Simulator). Tests were performed on a selected sample of three-phase digital watthour meter which is coupled with data acquisition system via RS 485/232 converter. The percentage error rate of the watthour meter is compared for both sinusoidal and nonsinusoidal cases and the results are given.

• 대한전자공학회논문지SD
• /
• 제38권5호
• /
• pp.11-11
• /
• 2001

본 논문에서는 카운터와 커패시터를 사용하여 시간 정보로부터 디지털 출력 값을 얻을 수 있는 새로운 시간-디지털 변환기를 제안하였다. 기존의 시간-디지털 변환회로의 경우 디지털 출력 값을 얻기 위해서는 입력 신호가 인가된 후 입력 시간보다 더 긴 공정시간이 필요하였다. 또한 입력 신호의 시간 간격에 무관하게 카운터의 클럭 주파수가 일정하여 변환된 디지털 값의 분해도는 항상 일정하였다. 그러나 본 논문에서 제안한 시간-디지털 변환 회로는 입력 신호가 인가됨과 동시에 지연시간 없이 디지털 출력 신호를 얻을 수 있으며, 또한 수동소자의 값을 변화시킴으로서 원하는 입력 시간 영역과 분해도를 쉽게 구현할 수 있다.

• 대한전자공학회논문지SD
• /
• 제45권12호
• /
• pp.65-72
• /
• 2008

이 논문은 seamless 주파수 트래킹 방법을 이용한 새로운 이중 루프 디지털 PLL(DPLL)을 제안한다. Coarse 루프와 fine 루프로 구성되는 이중 루프 구조는 빠른 획득 시간과 스위칭 잡음 억제를 위하여 successive approximation register기법과 TDC 회로를 사용하였다. 제안된 DPLL은 입력 주파수의 long-term 지터에 따른 지터 특성을 보상하기 위하여 Coarse와 fine의 코드 변환 주파수 트래킹 방법을 새로이 추가하였다. 또한, 제안된 DPLL은 넓은 주파수 동작 범위와 낮은 지터 특성 위하여 전류 제어 발진기와 V-I 변환기로 구성되는 전압제어 발진기를 채택하였다. 제안된 DPLL은 동부 하이텍 $0.18-{\mu}m$ CMOS 공정으로 구현하였으며 1.8V의 공급전압에서 0.4-2GHz의 넓은 동작 주파수 범위와 $0.18mm^2$의 적은 면적을 가진다. H-SPICE 시뮬레이션을 통하여, DPLL은 2GHz의 동작 주파수에서 18mW 파워소비와 전원잡음이 없는 경우 3psec이하의 p-p period 지터를 확인하였다.

• 로봇학회논문지
• /
• 제2권3호
• /
• pp.205-211
• /
• 2007

In this paper, the prototype of surface EMG (ElectroMyoGram) sensor is developed for the robotic rehabilitation applications, and the developed sensor is composed of the electrodes, analog signal amplifiers, analog filters, ADC (analog to digital converter), and DSP (digital signal processor) for coding the application example. Since the raw EMG signal is very low voltage, it is amplified by about one thousand times. The artifacts of amplified EMG signal are removed by using the band-pass filter. Also, the processed analog EMG signal is converted into the digital form by using ADC embedded in DSP. The developed sensor shows approximately the linear characteristics between the amplitude values of the sensor signals measured from the biceps brachii of human upper arm and the joint angles of human elbow. Finally, to show the performance of the developed EMG sensor, we suggest the application example about the real-time human elbow motion acquisition by using the developed sensor.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제8권3호
• /
• pp.210-220
• /
• 2008

We review three examples (an on-chip transmission line resonator [1], a phase-locked loop [2], and an analog-to-digital converter [3]) of design tradeoffs which can in fact be circumvented; the key in each case is that the parameters that seem to trade off with each other are actually separated in time or space. This paper is an attempt to present these designs in such a way that this common approach can hopefully be applied to other circuits. We note reader that this paper is not a new contribution, but a review in which we highlight the common theme from our published works [1-3]. We published a similar paper [4], which, however, used only two examples from [1] and [2]. With the newly added content from [3] in the list of our examples, the present paper offers an expanded scope.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제16권4호
• /
• pp.425-435
• /
• 2016

This paper describes a spread-spectrum clock generation method by utilizing a ${\Delta}{\Sigma}$ digital PLL (DPLL) which is solely based on binary phase detection and does not require a linear time-to-digital converter (TDC) or other linear digital-to-time converter (DTC) circuitry. A 1-bit high-order ${\Delta}{\Sigma}$ modulator and a hybrid finite-impulse response (FIR) filter are employed to mitigate the phase-folding problem caused by the nonlinearity of the bang-bang phase detector (BBPD). The ${\Delta}{\Sigma}$ DPLL employs a two-point modulation technique to further enhance linearity at the turning point of a triangular modulation profile. We also show that the two-point modulation is useful for the BBPLL to improve the spread-spectrum performance by suppressing the frequency deviation at the input of the BBPD, thus reducing the peak phase deviation. Based on the proposed architecture, a 3.2 GHz spread-spectrum clock generator (SSCG) is implemented in 65 nm CMOS. Experimental results show that the proposed SSCG achieves peak power reductions of 18.5 dB and 11 dB with 10 kHz and 100 kHz resolution bandwidths respectively, consuming 6.34 mW from a 1 V supply.

• 한국정밀공학회:학술대회논문집
• /
• 한국정밀공학회 2004년도 추계학술대회 논문집
• /
• pp.1406-1409
• /
• 2004

The Resolver usually used in industry is the absolute angle analog sensor that must be in order to driving BLDC (brushless DC) motor, and it needs RDC(Resolver-to-Digital converter) for changing the output signal to digital to be applied to the SVPWM(Space Vector Pulse Width Modulation) algorithm. Commonly used S/W RDC needs trigonometric function. What it takes a lot of calculation time of processor is gotten at weak point. In this paper, S/W RDC is realized except trigonometric functions as a result of feedback resolver outputs after filtering using FIR filter. thus, processing time is reduced. So, One-chip DSP Controller operating the Vector Control, RDC, and SVPWM can be designed.