• 한국진공학회지
• /
• 제6권3호
• /
• pp.255-262
• /
• 1997

Ar과 $N_2$ 가스가 혼합된 분위기에서 반응성 스퍼터링 방법에 의하여 TiN 박막을 증 착하였다. $N_2$가스의 농도는 화학양론적으로 TiN이 형성되는 조건에 맞도록 조절하였으며, 기판의 온도는 실온에서부터 $700^{\circ}C$의 범위내로 유지하였다. (111)texture구조를 가지면서 화 학양론적으로 $Ti_{0.5}N){0.5}$인 박막은 기판의 온도가 $600^{\circ}C$이상에서 형성되었고, 기판의 온도가 $600^{\circ}C$에서는 형성된 박막은 N-과다형이었다. XRD, XPS 및 RBS 분석 결과 TiN 박막의 조 성비는 기판의 온도에 다소 의존하였으나 약 5% 이내에 불과하였다. TiN 박막의 면저항은 기판온도의 증가에 따라 감소하였고, 기판온도가 $600^{\circ}C$에서 증착된 TiN 박막의 면저항은 14.5$\Omega\Box$였고, Ar-가스 분위기에서 $700^{\circ}C$로 30초간 열처리한 후는 8.9$\Omega\Box$이었다. 따라서 반 응성 스퍼터링방법에 의하여 형성되는 양질의 TiN 박막은 기판온도가 $600^{\circ}C$이상이 최적조 건임을 알았다.

• 한국재료학회:학술대회논문집
• /
• 한국재료학회 1998년도 IUMRS-ICEM ABSTRACT BOOK
• /
• pp.153.1-153
• /
• 1998

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2002년도 하계학술대회 논문집 Vol.3 No.2
• /
• pp.834-838
• /
• 2002

In this paper, we have fabricated 4H-SiC schottky diodes utilizing a metal-oxide overlap structure for electric filed termination. The barrier height and Ideality factor were measured by current-voltage, capacitance-voltage characteristics. Schottky barrier height(SBH) were 1.41ev for Ni and 1.35eV for Pt, 1.52eV for Pt/Ti at room temperature and Pt/Ti Schottky diode exhibited Ideality factor was 1.06 to 1.4 in the range of $25^{\circ}C{\sim}200^{\circ}C$. To improve the reverse bias characteristics, an edge termination technique is employed for Pt/Ti/4H-SiC Schottky rectifiers and the device show excellent characteristics with higher blocking voltage up to 780V compared with unterminated devices.

• 한국재료학회지
• /
• 제9권11호
• /
• pp.1129-1136
• /
• 1999

TEMAT precursor를 사용하여 다양한 증착 조건으로 ICP-CVD 방법으로 Si(100) 기판 위에 TiN 박막을 형성하였다. 형성된 TiN 박막의 결정상, 미세구조, 그리고 전기적 특성은 XRD, XPS, HRTEM, 그리고 전기적 측정으로 특성을 조사하였다. BI 구조를 갖는 다결정 TiN 박막은 기판의 온도가 $200^{\circ}C$ 이상의 온도에서 형성되었다. TiN(111) 박막은 기판의 온도가 $300^{\circ}C$에서 TEMAT, $\textrm{N}_{2}$, 그리고 Ar 가스의 유량이 10, 5, 그리고 5sccm으로 반응로에 주입할 때 형성되었다. TiN/Si(100) 계면은 TiN과 $\textrm{SiO}_2$사이에 계면반응이 없었으며 평탄하였다. 기판의 온도가 $500^{\circ}C$에서 형성된 TiN 박막의 비저항, carrier 농도와 이동도는 21 $\mu\Omega$cm, 9.5$\times\textrm{10}^{18}\textrm{cm}^{-3}$와 $462.6\textrm{cm}^{2}$/Vs으로 주어졌다.

• 한국재료학회지
• /
• 제11권5호
• /
• pp.361-366
• /
• 2001

TiN barrier 막 위에 metal organic chemical vapor deposition (MOCVD)법으로 Cu막을 증착함에 있어 TiN막 표면을 먼저 세정처리하지 않고 바로 Cu막을 증착하려하면 Cu의 핵생성이 어렵고, 그 결과 연속된 Cu막이 형성되지 못한다. 본 연구에서는 SEM, AES, AFM 등의 분석방법을 사용하여 TiN 막 표면에 대한 플라즈마 전처리 세정이 Cu막의 핵생성에 미치는 효과에 관하여 조사하였다. Gu의 전처리 세정방법으로는 direct플라즈마 방식이 원거리 플라즈마 방식보다 훨씬 더 효과적이다. 또한 수소플라즈마 전처리 시 rf-power와 플라즈마 조사시간이 증가함에 따라 세정효과는 더 증대된다. 플라즈마 전처리가 Cu의 핵생성을 고양시키는 원리는 다음과 같다. 플라즈마 내의 수소이온이 TiN과 반응하여 $NH_3$가 됨으로서 질소 성분이 제거되어 TiN이 Ti로 환원된다. Cu는 TiN기판보다는 Ti기판상에서 핵생성이 더 잘 되므로 플라즈마 전처리는 Cu의 핵생성을 돕는 효과를 가져온다.

• 한국전기전자재료학회논문지
• /
• 제16권1호
• /
• pp.1-4
• /
• 2003

The SiH$_4$soak step is widely used to prevent the WF$_{6}$ attack to the underlayer metal using the chemical vapor deposition (CVD) method. Reduction or skipping of the SiH$_4$soak process time if lead to optimizing W-plug deposition process on via. The electrical characteristics including via resistance and the structure of W-film are affected by the time of SiH$_4$soak process. The possibility of elimination of SiH$_4$soak process is confirmed In the case of W- film grown on the stable Ti/TiN underlayer.

• 한국정밀공학회:학술대회논문집
• /
• 한국정밀공학회 2010년도 추계학술대회 논문집
• /
• pp.851-852
• /
• 2010

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2013년도 제44회 동계 정기학술대회 초록집
• /
• pp.438-439
• /
• 2013

Microelectronic devices의 접촉저항의 향상을 위해 Metal silicides의 형성 mechanism과 전기적 특성에 대한 연구가 많이 이루어지고 있다. 지난 수십년에 걸쳐, Ti silicide, Co silicide, Ni silicide 등에 대한 개발이 이루어져 왔으나, 계속적인 저저항 접촉 소재에 대한 요구에 의해 최근에는 Rare earth silicide에 관한 연구가 시작되고 있다. Rare-earth silicide는 저온에서 silicides를 형성하고, n-type Si과 낮은 schottky barrier contact (~0.3 eV)를 이룬다. 또한, 비교적 낮은 resistivity와 hexagonal AlB2 crystal structure에 의해 Si과 좋은 lattice match를 가져 Si wafer에서 high quality silicide thin film을 성장시킬 수 있다. Rare earth silicides 중에서 ytterbium silicide는 가장 낮은 electric work function을 갖고 있어 낮은 schottky barrier 응용에서 쓰이고 있다. 이로 인해, n-channel schottky barrier MOSFETs의 source/drain으로써 주목받고 있다. 특히 ytterbium과 molybdenum co-deposition을 하여 증착할 경우 thin film 형성에 있어 안정적인 morphology를 나타낸다. 또한, ytterbium silicide와 마찬가지로 낮은 면저항과 electric work function을 갖는다. 그러나 ytterbium silicide에 molybdenum을 화합물로써 높은 농도로 포함할 경우 높은 schottky barrier를 형성하고 epitaxial growth를 방해하여 silicide film의 quality 저하를 야기할 수 있다. 본 연구에서는 ytterbium과 molybdenum의 co-deposition에 따른 silicide 형성과 전기적 특성 변화에 대한 자세한 분석을 TEM, 4-probe point 등의 다양한 분석 도구를 이용하여 진행하였다. Ytterbium과 molybdenum을 co-deposition하기 위하여 기판으로 $1{\sim}0{\Omega}{\cdot}cm$의 비저항을 갖는 low doped n-type Si (100) bulk wafer를 사용하였다. Native oxide layer를 제거하기 위해 1%의 hydrofluoric (HF) acid solution에 wafer를 세정하였다. 그리고 고진공에서 RF sputtering 법을 이용하여 Ytterbium과 molybdenum을 동시에 증착하였다. RE metal의 경우 oxygen과 높은 반응성을 가지므로 oxidation을 막기 위해 그 위에 capping layer로 100 nm 두께의 TiN을 증착하였다. 증착 후, 진공 분위기에서 rapid thermal anneal(RTA)을 이용하여 $300{\sim}700^{\circ}C$에서 각각 1분간 열처리하여 ytterbium silicides를 형성하였다. 전기적 특성 평가를 위한 sheet resistance 측정은 4-point probe를 사용하였고, Mo doped ytterbium silicide와 Si interface의 atomic scale의 미세 구조를 통한 Mo doped ytterbium silicide의 형성 mechanism 분석을 위하여 trasmission electron microscopy (JEM-2100F)를 이용하였다.

• 대한전자공학회논문지SD
• /
• 제48권2호
• /
• pp.14-19
• /
• 2011

본 논문에서 실리콘 기판 위에 성장된 GaN 에피탁시를 활용하여 고전압 쇼트키 장벽 다이오드를 제작하였으며, 금속-반도체 접합의 열처리 조건에 따른 GaN 완충층 (buffer layer) 누설전류와 제작된 다이오드의 전기적 특성 변화를 연구하였다. Ti/Al/Mo/Au 오믹 접합과 Ni/Au 쇼트키 접합이 제작된 소자에 설계 및 제작되었다. 메사를 관통하는 GaN 완충층의 누설전류를 측정하기 위하여 테스트 구조가 제안되었으며 제작하였다. $700^{\circ}C$에서 열처리한 경우 100 V 전압에서 측정된 완충층의 누설전류는 87 nA이며, 이는 $800^{\circ}C$에서 열처리한 경우의 완충층의 누설전류인 780 nA보다 적었다. GaN 쇼트키 장벽 다이오드의 누설전류 메커니즘을 분석하기 위해서 Auger 전자 분광학 (Auger electron spectroscopy) 측정을 통해 GaN 내부로 확산되는 Au, Ti, Mo, O 성분들이 완충층 누설전류 증가에 기여함을 확인했다. 금속-반도체 접합의 열처리를 통해 GaN 쇼트키장벽 다이오드의 누설전류를 성공적으로 감소시켰으며 높은 항복전압을 구현하였다.

• 반도체디스플레이기술학회지
• /
• 제18권1호
• /
• pp.32-37
• /
• 2019

Titanium dioxide ($TiO_2$) is a promising dielectric material in the semiconductor industry for its high dielectric constant. However, for utilization on Si substrate, $TiO_2$ film meets with a difficulty due to the large leakage currents caused by its small conduction band energy offset from Si substrate. In this study, we propose an in-situ plasma oxidation process in plasma-enhanced atomic layer deposition (PE-ALD) system to form an oxide barrier layer which can reduce the leakage currents from Si substrate to $TiO_2$ film. $TiO_2$ film depositions were followed by the plasma oxidation process using tetrakis(dimethylamino)titanium (TDMAT) as a Ti precursor. In our result, $SiO_2$ layer was successfully introduced by the plasma oxidation process and was used as a barrier layer between the Si substrate and $TiO_2$ film. Metal-oxide-semiconductor ($TiN/TiO_2/P-type$ Si substrate) capacitor with plasma oxidation barrier layer showed improved C-V and I-V characteristics compared to that without the plasma oxidation barrier layer.