• 마이크로전자및패키징학회지
• /
• 제14권2호
• /
• pp.49-57
• /
• 2007

본 연구에서는 Au 와 Sn을 rf-magnetron sputter를 이용하여 다층막(multilayer)과 동시증착(Co-sputter)방법으로 스퍼터링하여 기판위에 AuSn 솔더를 형성하였고, 솔더의 조성제어와 특성 분석을 통해 Sn rich AuSn 솔더의 형성 기술에 대하여 연구하였다. AuSn 솔더를 형성하기 앞서 Au와 Sn에 대하여 단일 금속 증착을 하였다. 이를 토대로 AuSn솔더를 증착하기 위한 실험 조건을 확보하였다. 증착변수로는 기판의 온도, rf 전력과 두께 비를 이용하였다. 다층막의 경우, 고온의 기판에서 솔더 합금의 표면거칠기와 조성이 보다 정확하게 제어되었다. 이에 비해 동시증착 솔더는 기판의 온도에 의한 조성의 변화가 거의 없었으나, rf전력에 의해서 조성이 보다 쉽게 제어할 수 있었다. 여기에 더해, 동시 증착 솔더 박막의 대부분은 증착동안에 금속간 화합물로 변화한 것을 알 수 있었다. 화합물의 종류는 XRD로 분석하였다. 형성된 솔더 박막을 플럭스를 이용하지 않고 리드프레임에 접합하여 접합강도를 측정하였다. 다층형의 경우 Au 10wt%의 조건에서 최대 $33(N/mm^2)$ 전단응력을 나타내었으며, 동시증착형은 Au 5wt%에서 $460(N/mm^2)$ 전단응력을 나타내었다.

• 마이크로전자및패키징학회지
• /
• 제21권1호
• /
• pp.31-39
• /
• 2014

최근 모바일 응용 제품에 사용되는 반도체 패키지는 고밀도, 초소형 및 다기능을 요구하고 있다. 기존의 웨이퍼 레벨 패키지(wafer level package, WLP)는 fan-in 형태로, I/O 단자가 많은 칩에 사용하기에는 한계가 있다. 따라서 팬 아웃 웨이퍼 레벨 패키지(fan-out wafer level package, FOWLP)가 새로운 기술로 부각되고 있다. FOWLP에서 가장 심각한 문제 중의 하나는 휨(warpage)의 발생으로, 이는 FOWLP의 두께가 기존 패키지에 비하여 얇고, 다이 레벨 패키지 보다 휨의 크기가 매우 크기 때문이다. 휨의 발생은 후속 공정의 수율 및 웨이퍼 핸들링에 영향을 미친다. 본 연구에서는 FOWLP의 휨의 특성과 휨에 영향을 미치는 주요 인자에 대해서 수치해석을 이용하여 분석하였다. 휨을 최소화하기 위하여 여러 종류의 epoxy mold compound (EMC) 및 캐리어 재질을 사용하였을 경우에 대해서 휨의 크기를 비교하였다. 또한 FOWLP의 주요 공정인 EMC 몰딩 후, 그리고 캐리어 분리(detachment) 공정 후의 휨의 크기를 각각 해석하였다. 해석 결과, EMC 몰딩 후에 발생한 휨에 가장 영향을 미치는 인자는 EMC의 CTE이며, EMC의 CTE를 낮추거나 Tg(유리천이온도)를 높임으로서 휨을 감소시킬 수 있다. 캐리어 재질로는 Alloy42 재질이 가장 낮은 휨을 보였으며, 따라서 가격, 산화 문제, 열전달 문제를 고려하여 볼 때 Alloy 42 혹은 SUS 재질이 캐리어로서 적합할 것으로 판단된다.

• 공업화학
• /
• 제31권3호
• /
• pp.291-298
• /
• 2020

본 연구에서는 RF/DC 마그네트론 증착법을 이용하여 실온에서 유리 기판 상에 ZITO/Ag/ZITO 다층막 투명전극을 제조하였다. ZITO/Ag/ZITO (100/8/42 nm)로 이루어진 다층막 구조에 대해, 면저항이 9.4 Ω/㎡이고 550 nm에서 투과도가 83.2%인 투명 전도성 필름이 얻어졌다. ZITO/Ag/ZITO 다층막 필름의 면저항 및 투과도 특성은 적외선(열선)을 효과적으로 차단할 수 있기 때문에 고분자분산액정(polymer-dispersed liquid crystal, PDLC) 기반 스마트 윈도우 적용에 매우 유용함을 알 수 있었으며 이로 인해 에너지 절약형 스마트 유리로서의 응용도 가능할 것으로 판단된다. 제조된 ZITO/Ag/ZITO 다층막 투명전극을 적용한 2관능성 우레탄 아크릴레이트 기반 PDLC 시스템에 있어서 PDLC 층 두께 및 자외선(ultraviolet, UV) 세기 변화가 전기광학적 특성, 광중합 동력학 및 표면 형태학에 미치는 영향을 조사하였다. 15 ㎛의 PDLC 층 두께를 가지며 2.0 mW/c㎡의 UV 세기로 광경화된 PDLC 셀이 우수한 off-state 불투명도, 높은 on-state 투과도 및 양호한 구동 전압을 나타냈다. 또한, 본 연구에서 제조된 최적 조건의 PDLC 기반 스마트 윈도우는 광을 효율적으로 산란시킬 수 있는 2~5 ㎛ 크기의 양호한 마이크로 구조를 갖는 액정 droplet들이 형성되었으며, 이로 인해 우수한 최종 물성을 갖는 PDLC 셀이 제조되었다.

• 전자공학회논문지
• /
• 제49권10호
• /
• pp.111-121
• /
• 2012

본 연구에서는 $0.5{\mu}m$ 급 다결정 실리콘 박막 트랜지스터를 제작하고 이를 최적화 했다. 실험 결과, 비정질 실리콘을 증착 후 저온 어닐링을 통해 보다 큰 grain 크기를 가지는 active 영역을 형성하는 것이 소자의 SS(Subthreshold Swing), DIBL(Drain Induced Barrier Lowering), 그리고 on-current의 성능 향상을 가져온다는 것을 확인 할 수 있었다. 또한 이를 바탕으로 SONOS 플래시 메모리를 제작하였으며 그 특성을 분석했다. 게이트로부터 전자의 back tunneling 현상을 억제함과 동시에 제작한 소자가 원활한 program/erase 동작을 하기 위해서는 O/N/O 두께의 최적화가 필요하다. 따라서 시뮬레이션을 통해 이를 분석하고 O/N/O 두께를 최적화 하여 SONOS 플래시 메모리의 특성을 개선하였다. 제작한 소자는 2.24 V의 threshold voltage($V_{th}$) memory window를 보였으며 메모리 동작을 잘 하는 것을 확인 할 수 있었다.

• 한국산학기술학회논문지
• /
• 제20권12호
• /
• pp.27-36
• /
• 2019

작은 굴절률 및 높은 굴절률을 갖는 저 분산 렌즈에 대한 요구가 증가함에 따라, 높은 내열성 및 내마모성을 갖는 이형성 보호 필름에 대한 필요성이 증가하고 있다. 그러나 광학 산업은 비구면 유리 렌즈 성형에 사용되는 이형보호 필름의 제조 공정 및 품질 표준에 대한 명확한 표준을 아직 확립하지 못했다. 이 기술은 광학 렌즈를 제조하는 각 회사의 노하우로 취급된다. 본 연구에서는 FCVA (Filtered Cathode Vacuum Arc) 기반 ta-C 박막 코팅의 이온에칭, 각 소스 및 필터부의 마그네트론 및 아크 전류, 바이어스 전압의 최적화에 관한 실험을 수행하였다. 그 결과, 코팅성능 측면에서, 이리듐- 레늄 합금 박막 스퍼터링 제품 대비 필름 두께가 약 50% 얇고, 경도는 약 20%, 박막의 접착강도는 약 40 % 개선된 것으로 측정되었다. 본 연구의 박막 코팅 공정 결과는 금형 이형 박막층의 최소 기계적 특성 및 품질 확립을 위한 유리 렌즈의 개발 및 활용에 크게 기여할 것으로 사료된다.

• 한국자동차공학회논문집
• /
• 제22권3호
• /
• pp.171-178
• /
• 2014

From now on, in order to meet more stringer diesel emission standard, diesel vehicle should be equipped with emission after-treatment devices as NOx reduction catalyst and particulate filters. Urea-SCR is being developed as the most efficient method of reducing NOx emissions in the after-treatment devices of diesel engines, and recent studies have begun to mount the urea-SCR device for diesel passenger cars and light duty vehicles. That is because their operational characteristics are quite different from heavy duty vehicles, urea solution injection should be changed with other conditions. Therefore, the number and diameter of the nozzle, injection directions, mounting positions in front of the catalytic converter are important design factors. In this study, major design parameters concerning urea solution injection in front of SCR are optimized by using a CFD analysis and Taguchi method. The computational prediction of internal flow and spray characteristics in front of SCR was carried out by using STAR-CCM+7.06 code that used to evaluate $NH_3$ uniformity index($NH_3$ UI). The design parameters are optimized by using the $L_{16}$ orthogonal array and small-the-better characteristics of the Taguchi method. As a result, the optimal values are confirmed to be valid in 95% confidence and 5% significance level through analysis of variance(ANOVA). The compared maximize $NH_3$ UI and activation time($NH_3$ UI 0.82) are numerically confirmed that the optimal model provides better conversion efficiency of $NH_3$. In addition, we propose a method to minimize wall-wetting around the urea injector in order to prevent injector blocks caused by solid urea loading. Consequently, the thickness reduction of fluid film in front of mixer is numerically confirmed through the mounting mixer and correcting injection direction by using the trial and error method.

• 한국식품영양학회지
• /
• 제26권3호
• /
• pp.565-572
• /
• 2013

고구마 칩의 최적 제조 조건 확립과 적합품종을 선정하기 위하여 신자미, 주황미 및 하얀미를 시료로 세절 두께(1~3 mm), 침지 당액 농도(15~30%), 데치기 시간(15~60 sec), 굽기 온도($110{\sim}140^{\circ}C$) 및 굽기 시간(23~31 min)을 달리하여 칩을 제조하고, 각 조건별 관능평가와 파괴강도를 측정하였다. 품종 별 최적 제조 조건은 신자미는 각각 1 mm, 20%, 45 sec, $120^{\circ}C$ 및 31 min이었으며, 주황미는 1 mm, 25%, 45 sec, $130^{\circ}C$ 및 29 min이었고, 하얀미는 1 mm, 25%, 30 sec, $130^{\circ}C$ 및 27 min이었다. 칩 제조 후 유리당 함량은 증가하였으며, maltose는 원료에서 검출되지 않았으나, 칩에서 3.85~13.50% 범위에서 증가하였고, sucrose 함량은 10.31~20.67% 범위에서 25.24~34.06% 범위로 칩 제조 시 증가하였다. 칩의 관능특성에 영향을 미치는 요인은 fructose, maltose, sucrose 함량, b-value 및 failure stress로 나타났다. 이러한 결과는 칩의 제조 시 적합한 품종의 선택과 품종에 따른 최적 제조 조건의 설정이 필요할 것으로 판단되며, 주황미가 칩의 제조에 가장 적합한 것으로 판단되었다.

• 전기화학회지
• /
• 제21권2호
• /
• pp.28-38
• /
• 2018

복합전극의 결착특성은 리튬이차전지의 장기신뢰성 확보와 고에너지밀도 구현을 위한 중요한 물성임에도 불구하고, 측정 기술의 한계로 관련 연구가 제한적이었다. 하지만, $1{\sim}1000{\mu}m$ 두께의 코팅층을 절삭 및 박리하면서 결착특성을 측정할 수 있는 SAICAS(Surface And Interfacial Cutting Analysis System)란 장비의 출현으로 전극 결착특성 연구가 활발해지고 있다. 따라서, 본 총설에서는 SAICAS를 이용한 복합전극의 결착특성 분석 원리 및 측정 방법뿐만 아니라, Peel Test와 같은 기존 결착특성 분석 방법과 비교함으로써 SAICAS를 이용한 분석 방법의 신뢰성 검증 결과를 제시한다. 또한, 전극 설계의 최적화, 신규 바인더 도출 연구, 복합전극 내 바인더 분포 등의 연구에서 SAICAS가 적용된 사례를 소개한다. 이를 통해 SAICAS를 이용한 분석 방법이 리튬이차전지용 복합전극의 결착특성 분석에 용이하게 적용될 수 있음을 제안한다.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제7권3호
• /
• pp.196-208
• /
• 2007

An analytical model is proposed for an optically controlled Metal Semiconductor Field Effect Transistor (MESFET), known as Optical Field Effect Transistor (OPFET) considering the diffusion fabrication process. The electrical parameters such as threshold voltage, drain-source current, gate capacitances and switching response have been determined for the dark and various illuminated conditions. The Photovoltaic effect due to photogenerated carriers under illumination is shown to modulate the channel cross-section, which in turn significantly changes the threshold voltage, drainsource current, the gate capacitances and the device switching speed. The threshold voltage $V_T$ is reduced under optical illumination condition, which leads the device to change the device property from enhancement mode to depletion mode depending on photon impurity flux density. The resulting I-V characteristics show that the drain-source current IDS for different gate-source voltage $V_{gs}$ is significantly increased with optical illumination for photon flux densities of ${\Phi}=10^{15}\;and\;10^{17}/cm^2s$ compared to the dark condition. Further more, the drain-source current as a function of drain-source voltage $V_{DS}$ is evaluated to find the I-V characteristics for various pinch-off voltages $V_P$ for optimization of impurity flux density $Q_{Diff}$ by diffusion process. The resulting I-V characteristics also show that the diffusion process introduces less process-induced damage compared to ion implantation, which suffers from current reduction due to a large number of defects introduced by the ion implantation process. Further the results show significant increase in gate-source capacitance $C_{gs}$ and gate-drain capacitance $C_{gd}$ for optical illuminations, where the photo-induced voltage has a significant role on gate capacitances. The switching time ${\tau}$ of the OPFET device is computed for dark and illumination conditions. The switching time ${\tau}$ is greatly reduced by optical illumination and is also a function of device active layer thickness and corresponding impurity flux density $Q_{Diff}$. Thus it is shown that the diffusion process shows great potential for improvement of optoelectronic devices in quantum efficiency and other performance areas.

• 한국건설순환자원학회논문집
• /
• 제8권3호
• /
• pp.269-275
• /
• 2020

본 연구에서는 초고성능 콘크리트를 적용한 경량 프리캐스트 패널 개발의 일환으로 단면 두께와 철근 배근 유무에 따른 패널의 휨 재하 실험을 수행하였다. 일반 콘크리트 패널 1개와 초고성능 콘크리트를 사용한 경량 프리캐스트 패널 3개로서 총 4개의 패널을 제작하였다. 초고성능 콘크리트를 사용하고 철근을 보강하지 않은 패널은 단면 크기와 상관없이 일반 콘크리트 패널에 비해 휨 성능이 저하되는 것으로 나타났다. 초고성능 콘크리트를 적용한 속빈 단면에 콘크리트 양을 감소시킨 패널은 일반 콘크리트 패널에 비해 휨 성능이 150% 향상되었다. 이는 초고성능 콘크리트를 사용한 프리캐스트 패널의 단면 최적화 설계를 통해 더욱 경량화가 가능할 것으로 판단된다. 초고성능 콘크리트를 사용한 경량 프리캐스트 패널을 실제 구조물에 적용하기 위해서는 전단 성능과 연결 상세에 대한 추가 검토가 필요할 것으로 판단된다.