• 대한전자공학회논문지SD
• /
• 제40권11호
• /
• pp.83-94
• /
• 2003

본 논문에서는 빠른 정착시간을 갖는 전류셀(Current Cell) 매트릭스의 구조와 출력의 Gain error를 보정할 수 있는 Self calibration current bias 회로의 기능을 가진 고성능 10-bit D/A 변환기를 제안한다. 매트릭스 구조 회로의 복잡성으로 인한 지연시간의 증가 및 전력 소모를 최소화하기 위해 상위 6MSB(Most Significant Bit)전류원 매트릭스와 하위 4LSB(Least Significant Bit)전류원 매트릭스로 구성된 2단 매트릭스 구조로 설계되어 있다. 이러한 6＋4 분할 구조를 사용함으로써 전류 원이 차지하는 면적과 Thermometer decoder 부분의 논리회로를 가장 최적화 시켜 회로의 복잡성과 Chip 사이즈를 줄일 수 있었고 낮은 Glitch 특성을 갖는 저 전력 D/A 변환기를 구현하였다. 또한 self Calibration이 가능한 Current Bias를 설계함으로서 이전 D/A 변환기들의 칩 외부에 구현하던 Termination 저항을 칩 내부에 구현하고 출력의 선형성 및 정확성을 배가시켰다. 본 연구에서는 3.3V의 공급전압을 가지는 0.35㎛ 2-poly 4-metal N-well CMOS 공정을 사용하였고, 모의 실험결과에서 선형성이 매우 우수한 출력을 확인하였다. 또한 소비전력은 45m W로 다른 10bit D/A 변환기에 비해 매우 낮음을 확인 할 수 있었다. 실제 제작된 칩은 Spectrum analyzer에 의한 측정결과에서 100㎒ 샘플링 클럭 주파수와 10㎒ 입력 신호 주파수에서 SFDR은 약 65㏈로 측정되었고, INL과 DNL은 각각 0.5 LSB 이하로 나타났다. 유효 칩 면적은 Power Guard ring을 포함하여 1350㎛ × 750 ㎛ 의 면적을 갖는다.

• 대한전자공학회논문지SD
• /
• 제47권6호
• /
• pp.35-42
• /
• 2010

본 논문에서는 무선 통신 응용 시스템에 적합 하도록 10비트 80MHz 전류구동 방식의 D/A 변환기를 제안하였다. 제안한 회로는 $0.18{\mu}m$ CMOS n-well 1-poly 6-metal 공정을 이용하여 구현하였다. 10비트 중에서 LSB 4비트는 이진 디코더를 사용 하였으며, ULSB 3비트와 MSB 3비트는 온도계 디코더를 사용한 혼합구조를 채택하였다. 구현된 D/A 변환기의 측정결과, 샘플링 주파수가 80MHz, 입력 주파수 1MHz에서 SFDR은 60.42 dBc, 유효비트수는 8.75 비트를 보여주었다. INL/DNL은 ${\pm}$0.38LSB/${\pm}$0.32LSB로 측정되었으며, 글리치 에너지는 4.6 $pV{\cdot}s$로 나타났다. 전력 소모는 1.8V 전원전압에서 최대 속도인 80MHz일 때 48mW로 측정되었다.

• 대한전자공학회논문지SD
• /
• 제49권6호
• /
• pp.18-24
• /
• 2012

본 논문에서는 $0.18-{\mu}m$ CMOS 공정으로 제작된 무선 센서네트워크 송신기에 적용 가능한 50MHz/s 저전력 10비트 DAC 측정 결과를 제시한다. 제작된 DAC는 일반적 세그멘티드 방식과는 다르게 2단 온도계 디코더를 이용한 전류 구동 방식으로, 10비트를 상위 6비트와 하위 4비트로 나누어 구현하였다. 상위 6 비트의 온도계 디코더는 3비트의 행 디코더와 3비트의 열 디코더로 행과 열을 대칭적으로 구성하여 상위 전류 셀을 제어하였고, 하위 4비트도 온도계 디코더 방식으로 하위 전류셀을 구동하도록 설계하였다. 상위와 하위 단위 전류 셀은 셀 크기를 바꾸는 대신 바이어스 회로에서 하위 단위 전류의 크기가 상위 단위 전류와의 크기에 비해 1/16이 되도록 바이어스 회로를 설계하였다. 그리고 상위와 하위 셀간의 온도계 디코더 신호의 동기를 위해 입력 신호 및 디코딩 된 신호에 모두 동기화 래치를 적용하여 Skew를 최소화하도록 설계하였다. 측정결과 DAC는 50MHz클럭에서 최대 출력구동범위가 2.2Vpp이고, 이 조건에서 DC전원은 3.3 V에서 DC전류 4.3mA를 소모하였다. 그리고 DAC의 선형성 특성은 최대 SFDR이 62.02 dB, 최대 DNL은 0.37 LSB, 최대 INL은 0.67 LSB로 측정되었다.

• 대한전자공학회논문지SD
• /
• 제45권4호
• /
• pp.13-20
• /
• 2008

본 논문에서는 무선 통신 응용 시스템에 적합하도록 슈도-세그멘테이션 기법을 이용하여 저 전력 12비트 80MHz D/A 변환기를 CMOS 0.18um n-well 1-Poly/6-Metal 공정으로 설계하였다. 슈도-세그멘테이션 기법은 간단한 병렬 버퍼로 구성된 이진 디코더를 사용함으로써 구조적으로 간단해지며 저 전력으로 구현이 가능하다. 또한, 스위칭 코어 회로에 글리치 억제 회로와 입력신호의 스윙을 감소시키는 구동 회로를 설계함으로써 추가적인 스위칭 잡음을 줄일 수 있었다. 측정 결과 제안한 저 전력 12bit 80MHz CMOS D/A 변환기는 샘플링 주파수 80MHz일 때, 입력 주파수 1MHz에서 SFDR은 66.01dBc, 유효비트수는 10.67비트를 보여주었다. INL/DNL은 ${\pm}1.6LSB/{\pm}1.2LSB$로 측정되었으며, 글리치 에너지는 $49pV{\cdot}s$로 나타났다. 전력 소모는 1.8V 전원 전압에서 최대 속도인 80MHz일 때 46.8mW로 측정되었다.

• 재활복지공학회논문지
• /
• 제7권2호
• /
• pp.13-18
• /
• 2013

본 논문에서는 8비트 전류 구동형 DAC를 설계하여 뉴런 신호를 자극하기 위한 전류자극기로 활용하였다. 제안하는 회로는 10KS/s의 샘플링 주파수와 3.3V의 구동전압을 가지며, 0.35um Magna Chip CMOS 공정을 이용하여 설계하였고 Full-Custom 방식의 레이아웃을 수행하였다. 글리치 잡음을 줄이고 해상도를 높이기 위해 상위 3비트의 온도계 코드 디코더 입력과, 하위 5비트의 이진 입력의 혼합된 구조를 적용하였다. 이로 인해 글리치 에너지는 이진 입력으로만 구성된 DAC에 비해 $10nV{\bullet}sec$ 감소하였다. 또한 LSB전류가 $0.8{\mu}m$로 작기 때문에 저전력 전류 자극기로 활용될 수 있다. 제안된 전류 자극기는 MCU와 연결하여 바이패이즈 신호를 형성 할 수 있으며, 신호의 주기와 진폭을 MCU코드를 변경하며 조절할 수 있다. 측정결과 INL은 +0.56/-0.38 LSB이고 DNL은 +0.3/-0.4 LSB로서 우수한 선형성을 나타내었고 소모전력은 6.6mW로 측정되었다.