• 대한전자공학회논문지SD
• /
• 제43권12호
• /
• pp.15-22
• /
• 2006

본 논문에서는 UWB(Ultra Wide Band)통신시스템을 위한 1.8V 8-bit 500MSPS의 D/A 변환기를 제안한다. 전체적인 D/A 변환기의 구조는 높은 선형성과 낮은 글리치 특성을 갖는 상위 6-MSB(Most Significant Bit) 전류원 매트릭스(Current Cell Matrix)와 하위 2-LSB(Least Significant Bit) 전류원 매트릭스로 구성된 2단 매트릭스 구조로 설계하였다. 또한 동일한 지연시간을 갖는 Thermometer Decoder와 고속 동작에서 전력을 최소화하기 위한 저 전력 스위칭 디코더(Current Switching Decoder Cell)를 제안함으로서 D/A 변환기의 고속 동작에서 성능을 향상시켰다 설계된 DAC는 1.8V의 공급전압을 가지는 TSMC $0.18{\mu}m$ 1-poly 6-metal N-well CMOS 공정으로 제작되었으며, 제작된 D/A 변환기의 측정결과, 매우 우수한 동적성능을 확인하였다. 500MHz 샘플링 클럭 주파수와 50MHz의 출력신호에서 SFDR은 약 49dB, INL과 DNL은 각각 0.9LSB, 0.3LSB 이하로 나타났으며, 이 때의 전력소비는 약 20mW로 기존의 8-bit D/A변환기에 비해 매우 낮음을 확인 할 수 있었다 D/A 변환기의 유효 칩 면적은 $0.63mm^2(900um{\times}700um)$이다.

• 대한전자공학회논문지TC
• /
• 제45권10호
• /
• pp.65-70
• /
• 2008

본 연구에서는 94 GHz 송수신 시스템에 응용이 가능한 평면형 회로 내의 전송 선로 방식의 하나인 CPW(Coplanar Waveguide)와 구형 도파관 간의 신호를 원활히 전달해주는 94 GHz CPW-구형 도파관 변환기를 설계하고 제작하였다. 제안된 변환기는 단일 면에 구현된 Fin-line 테이퍼와 Open 타입의 CPW-Slot-line 변환기 구조로 구성되어 있으며, 이는 MMIC의 플립칩 본딩을 위해 기존의 MMIC 기술을 이용하여 단단하고 구부러지지 않는 사파이어($Al_2O_3$)기판위에 구현되었다. Ansoft사의 HFSS 툴을 이용하여 최적화된 Single-section 변환기를 Back-to-back 구조의 지그로 제작하였고 Anritsu ME7808A Vector Network Analyzer 장비를 이용해 $85{\sim}105$ GHz를 대역에서 S-파라미터들을 측정하였다. 측정 결과, 3 mm 길이를 갖는 CPW의 삽입 손실을 고려하여 94 GHz에서 약 1.7 dB의 삽입 손실과 25 dB 이상의 반사손실을 확인 하였다.

• 한국정보과학회:학술대회논문집
• /
• 한국정보과학회 2001년도 봄 학술발표논문집 Vol.28 No.1 (A)
• /
• pp.37-39
• /
• 2001

반도체 설계는 급속한 기능 추가와 기가 헬쯔에 육박하는 고속 동작에 부응하는 제품의 설계와 빠른 출시를 위하여 다방면의 연구를 거듭하고 있다. 하지만, 인터넷과 정보 가전의 모바일 기기에서 요구하는 폭발적인 기능의 추가와 가전기기의 최소화를 위하여서는 그 요구를 감당하지 못하고 있다. 이를 위한 방안으로 설계 재활용과 System-On-Chip의 설계가 수년 전부터 대두되었으나 아직 큰 실효를 거두지 못하고 있다. SoC설계는 다기능을 한 칩에 구성하는 방법을 시도하고 있고, 설계 재활용은 기존의 설계(IP)를 다른 것과 혼합하여 필요한 기능을 제공하는 방법이 시도되고 있다. 이 두가지의 VLSI 설계 방식 흐름을 가능하도록 하기 위한 연구로써, 레이아웃 이식에 관한 연구를 진행하였다. IP 재활용을 위하여서는 다양한 공정변화에 신속히 대응하고, 기존의 설계 설계규칙으로 설계된 면을 현재의 공정인 0.25um, 0.18um 테크놀러지에 맞도록 변환하는 VLSI 소프트웨어 시스템을 필요로 한다. 레이아웃 설계도면을 분석하여 소자 및 배선을 인식하는 알고리즘을 연구와 개발하고, 도면을 첨단 테크놀러지의 설계 규칙에 부응하도록 타이밍, 소비 전력, 수율을 고려한 최적의 소자 및 배선의 크기를 조절하는 방법을 고안하며, 칩 면적을 최적화할 수 있는 컴팩션 알고리즘을 개발하여 레이아웃 설계 도면을 이식할 수 있는 자동화 소프트웨어 시스템을 연구하였다. 더불어, 현재 반도체 소프트웨어 시스템의 최대 문제점에 해당하는 처리 속도와 도면의 처리 능력을 비교, 검토하여 본 연구가 속도면에서 평균 27배 효율면에서 3배 이상의 상대우위를 점하였다.전송과 복원이 이루어질 것이다.하지 않은 경우 단어 인식률이 43.21%인 반면 표제어간 음운변화 현상을 반영한 1-Best 사전의 경우 48.99%, Multi 사전의 경우 50.19%로 인식률이 5~6%정도 향상되었음을 볼 수 있었고, 수작업에 의한 표준발음사전의 단어 인식률 45.90% 보다도 약 3~4% 좋은 성능을 보였다.으로서 hemicellulose구조가 polyuronic acid의 형태인 것으로 사료된다. 추출획분의 구성단당은 여러 곡물연구의 보고와 유사하게 glucose, arabinose, xylose 함량이 대체로 높게 나타났다. 점미가 수가용성분에서 goucose대비 용출함량이 고르게 나타나는 경향을 보였고 흑미는 알칼리가용분에서 glucose가 상당량(0.68%) 포함되고 있음을 보여주었고 arabinose(0.68%), xylose(0.05%)도 다른 종류에 비해서 다량 함유한 것으로 나타났다. 흑미는 총식이섬유 함량이 높고 pectic substances, hemicellulose, uronic acid 함량이 높아서 콜레스테롤 저하 등의 효과가 기대되며 고섬유식품으로서 조리 특성 연구가 필요한 것으로 사료된다.리하였다. 얻어진 소견(所見)은 다음과 같았다. 1. 모년령(母年齡), 임신회수(姙娠回數), 임신기간(姙娠其間), 출산시체중등(出産時體重等)의 제요인(諸要因)은 주산기사망(周産基死亡)에 대(對)하여 통계적(統計的)으로 유의(有意)한 영향을 미치고 있어 $25{\sim}29$세(歲)의 연령군에서, 2번째 임신과 2번째의 출산에서 그리고 만삭의 임신 기간에, 출산시체중(出産時體重) $

• 한국광학회지
• /
• 제31권5호
• /
• pp.213-217
• /
• 2020

본 논문에서는 아디아바틱(adiabatic) 광섬유 테이퍼의 습식 식각 기반 제조 방법에 대해 보고하고 1550 nm 파장에서의 아디아바틱 성질 및 테이퍼드 광섬유에서 HE₁₁ 모드의 전개에 대해 설명하고자 한다. 제조한 결과물은 아디아바틱 성질을 잘 만족하며 far field 패턴 측정 결과로부터 테이퍼 전체에 걸쳐 고차 모드 커플링 없이 기본 HE₁₁ 모드가 유지되는 것을 보여준다. 측정한 far field 패턴의 경우에 시뮬레이션 결과와 잘 일치하는 것을 검증하였고, 테이퍼드 광섬유는 다수의 광자 응용에 적용할 수 있으며 특히 광섬유-칩 패기지에 적용할 수 있다. 시뮬레이션을 통해서 제작한 아디아바틱 광섬유 테이퍼를 모델링한 후 역방향 테이퍼드 실리콘 도파관 사이의 광 전송률 시뮬레이션을 살펴보았을 때, 1 dB 초과 손실(실리콘 도파관 각도 1°)이 약 ~60 ㎛ 길이라는 여유있는 공간 치수 공차를 보이며, 0.4 dB 미만의 삽입 손실(실리콘 도파관 각도 4°)을 보인다. 또한, 본 연구자들이 제시하는 아디아바틱 커플러가 O 밴드 및 C 밴드 대역을 넘어, 초 광대역 결합 효율 가능성을 보이는 것을 확인하였다.

• 대한전자공학회논문지SD
• /
• 제46권2호
• /
• pp.93-100
• /
• 2009

본 논문에서는 전하 펌프(charge pimp) 방식의 전압 더블러(voltage doubler) 구조를 이용한 4채널 DC-DC 컨버터 개발을 소개한다. 무선 통신 트랜시버 내부에 위치하는 FEM(Front End Module)에서의 사용을 목표로 연구 개발 중인 정전 용량형 SP4T RF MEMS 스위치 구동용 DC-DC 컨버터를 개발하였다. 소비 전력이 적으며 작은 면적을 차지하는 전하 펌프 구조와 10MHz 스위칭 주파수를 이용하여 3.3V에서 $11.3{\pm}0.1V$, $12.4{\pm}0.1V$, $14.1{\pm}0.2V$로 승압한다. 전압 레벨 변환기(Voltage level shifter)를 이용하여 DC-DC 컨버터의 출력을 3.3V 신호로 선택적으로 온오프(on/off) 할 수 있으며 정전 용량형 MEMS 기기에 선택적으로 전달할 수 있도록 구현하였다. 칩 외부에 수동 소자를 추가하지 않고 칩 내부에 CMOS 공정 중에 제작된 저항과 커패시터만으로 원하는 출력을 낼 수 있도록 설계하였다. 전체 칩의 크기는 패드를 포함하여 $2.8{\times}2.1mm^2$이며 소비 전력은 7.52mW, 7.82mW, 8.61mW이다.

• 전기전자학회논문지
• /
• 제2권2호
• /
• pp.278-284
• /
• 1998

본 논문에서는 HDTV 응용을 위한 10b 저전력 CMOS A/D 변환기 (analog-to-digital converter : ADC) 회로를 제안한다. 제안된 ADC의 전체 구조는 응용되는 시스템의 속도와 해상도 등의 사양을 고려하여 다단 파이프라인 구조가 적용되었다. 본 시스템이 갖는 회로적 특성은 다음과 같이 요약할 수 있다. 첫째, 전원전압의 변화에도 일정한 시스템 성능을 얻을 수 있는 바이어스 회로의 선택적 채널길이 조정기법을 제안한다. 둘째, 고속 2단 증폭기의 전력소모를 줄이기 위하여 증폭기가 사용되지 않는 동안 동작 전류 공급을 줄이는 전력소모 최적화 기법을 사용한다. 넷째, 다단 파이프라인 구조에서 최종단으로 갈수록 정확도 및 잡음 특성 등에서 여유를 얻을 수 있는 점을 고려한 캐패시터 스케일링 기법의 적용으로 면적 및 전력소모를 감소시킨다. 제안된 ADC는 0.8 um double-poly double-metal n-well CMOS 공정 변수를 사용하여 설계 및 제작되었고, 시제품 ADC의 성능 측정 결과는 Differential Nonlinearity (DNL) ${\pm}0.6LSB$, Integral Nonlinearity (INL) ${\pm}2.0LSB$ 수준이며, 전력소모는 3 V 및 40 MHz 동작시에는 119 mW, 5 V 및 50 MHz 동작시에는 320 mW로 측정되었다.

• 대한화학회지
• /
• 제50권3호
• /
• pp.237-242
• /
• 2006

LED는 고휘도 청색 칩의 개발로 인해 단순표시소자로만 이용되던 것이 다양한 분야의 발광소자로 적용되기 시작하였다. 특히, 최근에 InGaN 칩과 황색 형광체(YAG:Ce3+)를 이용한 방법이 많이 연구되어지고 있다. 하지만 이 방법은 2 파장을 이용한 것으로 색연지수가 낮은 단점을 지니며, 황색의 YAG:Ce3+ 형광체 이외에 450~470 nm의 여기 영역에서 효율적으로 발광하는 형광체가 거의 없다. 따라서 본 연구에서는 장파장 영역의 여기 특징을 지닌 thiogallate 형광체의 합성을 시도하였다. 그 중에 가장 잘 알려진 SrGa2S4:Eu2+ 형광체의 모체를 변화시켜 Sr2Ga2S5:Eu2+ 형광체를 합성하였으며, 발광특성을 조사하였다. 그리고 무해성과 제조 공정의 단순화를 위하여, 황화물질과 5 % H2/95 % N2 혼합 기체를 CS2와 H2S 가스 대신에 사용하였다. 이렇게 합성되어진 형광체는 550 nm의 발광 중심을 가지는 황색 형광체로서 300~500 nm에 이르는 넓은 여기원을 통한 발광이 가능하다. 그리고 YAG:Ce3+ 형광체와 비교해 볼 때 강도 면에서 110 % 이상을 보이며, UV 영역의 여기적 특성을 이용해 UV LED에도 응용이 가능하다.

• 감성과학
• /
• 제13권1호
• /
• pp.235-242
• /
• 2010

최근 학제간 교류가 빈번해지고 그 경계마저도 무너지고 있는 추세에서 감성과학에 대한 연구범위는 그 어느 때보다도 넓어지고 있다. 과거 심리학, 환경디자인, 두뇌 신경학 중심의 학제연구를 넘어서 인류학, 사회학, 문화 역사학, 예술, 공학 등 모든 분야에 걸쳐 감성에 대한 관심이 높아지고, 또 이들 간의 견고한 학제연구의 필요성이 제기되고 있다. 본 논문에서는 일차적으로 감성연구의 각 분과학문의 지평 확대를 위해 동물모델을 이용한 감성기법, 인공 후각센서와 뉴런 칩 기술의 적용가능, 감성과학을 이용한 인간 대사조절 등의 연구 가능성을 타진해 보고 향후 감성연구가 심리학이나 의학, 이공계학은 물론 철학, 역사 문화, 사회학 등의 전방위적 학제간 연구로 확장될 필요성을 제시한다. 동물 모델을 이용한 감성측정기법에서는 주로 감성의 근원지를 뇌로 규정하고 뇌신경을 자극했을 때 나타나는 현상 등을 모니터링하는 기법등을 소개한다. 인공후각센서와 뉴런칩에 관한 내용은 최근의 첨단 나노/마이크로 응용기술을 감성과학분야에 적용하려는 사례를 소개하는 것으로 반도체 공정으로 만든 칩위에 후각세포나 신경세포를 키우면서 전기적 신호를 읽는 신기술을 소개한다. 마지막으로 소리를 감성의 한 자극체로 보고 인간의 생리대사, 특히 비만 관리에 있어 감성과학을 응용한 사례를 자세히 보고한다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 1999년도 제17회 학술발표회 논문개요집
• /
• pp.50-50
• /
• 1999

마이크로 공정을 이용한 초소형 정밀 기계는 공정 기술과 재료 기술의 발전에 의하여 더욱 소형화되고 있으며 특히 기능을 갖는 부분과 이 부분을 제어하는 주변회로의 on-chip화의 요구가 증가되기 시작하였다. 이와 같은 추세에 있어서의 문제점은 초소형 정밀기계 부품 소자의 구동을 위한 에너지원의 개발이다. 즉, 소자의 크기가 작아진 것에 부합되는 초소형의 전지가 필요하게 된 것이다. 따라서 보다 완전한 초소형 정밀 기계 및 마이크로 소자의 구현을 위하여 마이크로 소자와 혼성 (Hybrid) 되어 이용될 수 있는 고성능 및 초소형의 전지의 개발이 필수적이다. 초소형 전지의 구현을 위하여 Li계의 2차 전지를 선택하여 이를 박막화하고 반도체 공정을 도입할 수 있다. 이러한 전지를 박막형 2차 전지 또는 박막형 마이크로 전지(thin film Secondary Battery : TFSB or Thin Film Micro-Battery : TFMB)라 하며 이러한 2차 전지는 일반적인 벌크 전지와 동일하게 cathode/Electolyte/Anode의 구조를 갖는다. 박막의 특성상 전해질은 고상의 물질을 사용하는 것이 벌크형 2차 전지와 다른 점이다. TFSB의 성능은 주로 cathode에 의하여 결정되며 지금까지 많은 cathode 물질에 대한 연구 보고가 발표되고 있다. 반도체 공정을 이용한 TFMB의 제작시 무엇보다 중요한 점은 우수한 고상 전해질 및 anode 물질의 선택에 있다. 최근에 2차 전지를 위한 carbon계 anode를 대체할 수 있는 SnO에 대한 보고가 있는데 이는 한 개의 Sn 원자당 2개 이사의 Li가 반응하여 높은 용량을 갖는 전지의 제작이 가능하기 때문이다. Sno2의 anode는 매우 높은 충전용량을 갖는데 첫 번째 방전시에 Li2O를 생성하여 비가역적 반응을 나타내고 계속되는 충방전 동안 Li-Sn 합금이 생성되어 2차전지의 가역적 반응을 가능하게 한다. SnO2 는 대기중에서 Li 금속보다 안정하기 때문에 전지의 제작 공정 및 사용 면에서 매우 우수한 물질이지만 아직까지 SnO2 구조적 특성과 전지의 충, 방전 특성에 대한 관계의 규명을 위한 정확한 정설은 제시되고 있지 못하다. 본 연구에서는 TFSB anode 물질로써 SnOx박막을 상온에서 여러 전도성 콜렉터 위에 증착하여 그 충, 방전 특성을 보고하였다. 증착된 SnOx박막의 표면은 SEM, AFM으로 분석하였으며 구조의 분석은 XR와 Auger electron spectroscope로 하였다. 충, 방전 특성을 분석하기 위하여 리늄 foil을 대극과 참조 전극으로 하여 EC:DMC=1:1, 1M LiPF6 액체 전해질을 사용한 Half-Cell를 구성하여 100회 이상의 정전류 충, 방전 시험을 행하였다. Half-Cell test 결과 박막의 구조, 콜렉터의 종류 및 Sn/O비에 따라 서로 다른 충, 방전 거동을 나타내었다.

• 한국정보과학회논문지:시스템및이론
• /
• 제33권9호
• /
• pp.699-708
• /
• 2006

버스 분할 기법은 통신이 많은 모듈들을 가까이 배치하고 필요한 버스 단편만 사용함으로 버스 에너지 소비를 줄인다. 그러나 MPSoC와 같은 다중 프로세서 플랫폼에서는 캐시 일관성을 유지하기 위하여 모든 프로세서에서 버스 트랜잭션을 알아야 하므로, 기존의 버스 분할 기법을 적용할 수 없다. 본 논문에서는 공유 메모리 기반의 MPSoC 플랫폼에서 버스 에너지를 절감시키기 위한 버스 분할 기법을 제안한다. 제안된 버스 분할 기법은 비 공유 메모리와 공유 메모리의 버스를 분할함으로써, 캐시 일관성을 유지하며 비 공유 메모리를 참조할 때 소비하는 버스 에너지를 최소화시킨다. 또한, 태스크별 버스 트랜잭션 횟수를 기반하여 태스크를 할당함으로써, 공유 메모리를 참조할 때 소비하는 버스 에너지를 절감시키는 캐시 일관성을 고려한 태스크 할당 기법을 제안한다. 시뮬레이션을 통한 실험에서 제안된 버스 분할 기법은 비 공유 메모리 참조시의 버스 에너지를 최대 83%까지 절감시키며, 태스크 할당 알고리즘은 공유 메모리 참조시의 버스 에너지를 최대 36%까지 절감시키는 효과가 있음을 보여준다. 그럼으로 다중 프로세서 시스템에서도 버스 분할 기법을 적용하여 버스 에너지 절감 효과를 볼 수 있으며, 캐시 일관성을 고려한 태스크 할당 기법을 통해 추가적으로 버스 에너지를 절감할 수 있음을 보여준다.