• 제어로봇시스템학회:학술대회논문집
• /
• 제어로봇시스템학회 2004년도 ICCAS
• /
• pp.758-761
• /
• 2004

This paper proposes a design and implementation of multiplierless digital PID (Proportional-Integral-Derivative) controller using FPGA (Field Programmable Gate Array) for controlling the speed of DC motor in digital system. The multiplierless PID structure is based on Distributed Arithmetic (DA). The DA is an efficient way to compute an inner product using partial products, each can be obtained by using look-up table. The PID controller is designed using MATLAB program to generate a set of coefficients associated with a desired controller characteristics. The controller coefficients are then included in VHDL (Very high speed integrated circuit Hardware Description Language) that implements the PID controller onto FPGA. MATLAB program is used to activate the PID controller, calculate and plot the time response of the control system. In addition, the hardware implementation uses VHDL and synthesis using FLEX10K Altera FPGA as target technology and use MAX+plusII program for overall development. Results in design are shown the speed performance and used area of FPGA. Finally, the experimental results can be shown when compared with the simulation results from MATLAB.

• 전기전자학회논문지
• /
• 제22권1호
• /
• pp.104-109
• /
• 2018

본 논문에서는 국내 표준으로 제정된 ARIA 알고리즘을 High Throughput을 위한 하드웨어 구조를 제안하고 구현하였다. 치환 계층의 고속 처리를 위하여 ROM table 구성과 라운드 내부의 파이프라인 방식을 이용하며, 12 라운드를 확장된 구조로 설계하여 병렬 특성을 활용 가능한 설계 방법을 제안한다. 본 논문은 VHDL을 이용하여 RTL 레벨로 설계 되었으며, 합성 툴인 Synplify를 이용하였으며, 시뮬레이션을 위해 ModelSim을 이용하였다. 본 논문에서 제시한 하드웨어 구조는 Xilinx VertxeE Series 디바이스를 이용하였으며 68.3 MHz의 주파수 및 674Mbps의 Throughput을 나타낸다.

• 한국분말재료학회지
• /
• 제20권4호
• /
• pp.285-290
• /
• 2013

$Ti_2AlN$ composites are a laminated compounds that posses unique combination of typical ceramic properties and typical metallic(Ti alloy) properties. In this paper, the powder synthesis, SPS sintering, composite characteristics and machinability evaluation were systematically conducted. The random orientation characteristics and good crystallization of the $Ti_2AlN$ phase are observed. The electrical and thermal conductivity of $Ti_2AlN$ is higher than that of Ti6242 alloy. A machining test was carried out to compare the effect of material properties on micro electrical discharge drilling for $Ti_2AlN$ composite and Ti6242 alloy. Also, mixture table as a kind of tables of orthogonal arrays was used to know how parameter is main effective at experimental design. Consequently, hybrid $Ti_2AlN$ ceramic composites showed good machining time and electrode wear shape under micro ED-drilling process. This conclusion proves the feasibility in the industrial applications.

• 말소리와 음성과학
• /
• 제7권1호
• /
• pp.21-26
• /
• 2015

The aim of this study is to synthesize pathological breathy voice and to make a cepstral peak prominence (CPP) table following breathiness ranks by cepstral analysis to supplement reliability of the perceptual auditory judgment task. KlattGrid synthesizer included in Praat was used. Synthesis parameters consist of two groups, i.e., constants and variables. Constant parameters are pitch, amplitude, flutter, open phase, oral formant and bandwidth. Variable parameters are breathiness (BR), aspiration amplitude (AH), and spectral tilt (TL). Five hundred sixty samples of synthetic breathy vowel /a/ for male were created. Three raters participated in ranking of the breathiness. 217 were proved to be inadequate samples from perceptual judgment and cepstral analysis. Finally, 343 samples were selected. These CPP values and other related parameters from cepstral analysis are classified under four breathiness ranks (B0~B3). The mean and standard deviation of CPP is $16.10{\pm}1.15$ dB(B0), $13.68{\pm}1.34$ dB(B1), $10.97{\pm}1.41$ dB(B2), and $3.03{\pm}4.07$ dB(B3). The value of CPP decreases toward the severe group of breathiness because there is a lot of noise and a small quantity of harmonics.

• 대한전자공학회논문지
• /
• 제17권6호
• /
• pp.51-57
• /
• 1980

스위칭함수는 만능게이트인 NAND gate를 이용하여 3단논리회로로 구성될 수 있으며, 3단논리회로이면서 책의 입력값 만을 허용하는 회로를 TANT(three-level AND-NOT network with true Inputs) 회로망으로 정의하여 사용하고 있다. 본 연구는 TANT회로망의 설계에 있어 최적화과정의 새 방법을 제안한 것으로 CPPI 혹은 EPPㅑ를 만들면서 C-C 표를 쓰지 않고 직접 최적의 TANT 회로망을 구하는 방법이다. 본 알고리즘은 스위칭함수의 입력변수가 4개 혹은 5개까지 수작업(수작업)으로 가능하지만 그 이상의 것은 컴퓨터에 의해 처리될 수 있으며 이를 위해 CAD(computer aided design) 소프트웨어 패키지를 FORTRAN IV로 작성하였다.

• 한국항공우주학회지
• /
• 제30권1호
• /
• pp.132-138
• /
• 2002

오늘날 여러 가지 측면에서 전략적으로 고성능의 위성 본체를 개발하는 것은 매우 중요하다. 본 연구에서는 부분구조합성법의 하나인 구속모드법을 이용한 연성하중해석 기법 및 모달 과도해석법을 사용하여 위성체 구조부재에 대한 최적화를 수행하였다. 제안된 방법은 초기 설계시, 일반적으로 사용되고 있는 준정적 하중을 이용하지 않고, 동종의 발사체에 대해 유사한 위성과의 연성하중해석 자료를 이용함으로써, 각 구조부재에 대해 보다 정확한 결과를 얻을 수 있는 장점이 있다. 예제를 통해 제안된 기법이 초기단계의 위성체 구조 부재의 효율적인 최적설계 및 중량 감소를 위해 적용될 수 있음을 확인하였다.

• 한국통신학회논문지
• /
• 제23권6호
• /
• pp.1482-1489
• /
• 1998

본 논문은 지문 영상에 대한 스펙트럼 특성을 추출, 이를 영상 개선기술에의 활용을 위하여 처리단위를 $1{\times}64$의 부영역으로 설정하고 레코드의 길이를 32, 16, 8로 설정하여 지문영상의 스펙트럼 특성을 추출하였으며, 이를 영상의 재 합성과정에 적용, 개선된 명암값 영상을 획득하였다. 또한 무손실 JPEG을 근거, 지문영사에 대한 최적의 호프만 표 및 최적의 예측기 선정을 목적으로 7개의 예측기에 대한 예측오차 분포특성을 실험적으로 추출, 모델링 과정을 수행하여 새로운 호프만 표를 제안하였으며 이를 이용하여 지문영상에 대한 압축과 최적의 예측기를 선정하였다.

• 한국정보과학회논문지:시스템및이론
• /
• 제31권9호
• /
• pp.536-542
• /
• 2004

본 논문에서는 디지털 주파수 합성기의 구조에 대하여 연구하였다. 디지털 주파수 합성기는 높은 스펙트럼 순도로 빠른 주파수 전환이 가능하고, 현대의 확산 스펙트럼 무선통신 시스템에 널리 사용된다. 롬 기반의 디지털 주파수 합성기는 싸인 파형의 크기를 저장한 롬 테이블을 사용한다. 본 논문에서는 롬의 크기를 줄이는 세 가지 새로운 기술을 제안하였다. 새로운 기법 중 한 가지는 여러 개의 계층적 구조를 사용하였다. 다른 기법들은 계층적 롬 구조를 간단한 보간 기법으로 결합하였다. 이러한 기법으로 12비트의 싸인 파형을 생성하였다. 실험 결과 새롭게 제안한 기법은 기존 방법[1]에 비해 ROM 크기를 24%까지 줄일 수 있다.

• 한국정보과학회논문지:시스템및이론
• /
• 제30권9호
• /
• pp.512-522
• /
• 2003

시분할 FPGA는 회로가 동작하는 중 회로의 기능을 재구성할 수 있는 동적 재구성 기능을 갖춘 FPGA 칩이다. 따라서 이러한 칩을 위한 회로 합성 기법에서는 주어진 논리 회로를 각각 다른 시간대에 수행할 여러 개의 부분회로로 분할한 후, 동일한 하드웨어 회로를 시간차를 두고 공유하도록 해야 한다. 기존의 연구에서는, 칩의 제한된 용량 문제를 해결하기 위해, 동일 시간대에 필요한 자원으로서 각 세부 함수를 수행하는 LUT(Look-Up Table)의 개수와 LUT의 출력 결과를 다른 시간대에 사용하기 위해 그 결과를 임시 저장하는데 필요한 마이크로 레지스터(micro register)의 개수를 최소화하는 데 중점을 두고 있다. 본 논문에서는 시분할 FPGA 합성용 도구 중의 하나로서 회로 구현에 필요한 메모리 원소, 즉 마이크로 레지스터의 개수에 대한 하한(lower bound)을 추정하는 기법에 대해 설명한다. 이 방법에서는 입력되는 논리 회로를 직접 합성하지 않고서도 그 회로가 필요로 하는 전체 마이크로 레지스터 개수에 대한 하한을 각각 추정함으로써 특정한 합성 기법에 관계없이 회로 구현에 필요한 최소한의 마이크로 레지스터의 개수에 대한 정보를 추출한다. 만일, 기존의 합성 결과가 본 연구에서 추정된 하한과 일치할 경우, 그 결과는 최적의 결과를 의미한다. 반면에, 하한과의 차이가 있는 경우에는 기존의 연구 결과에 비해 더 좋은 합성 결과가 존재하거나, 또는 본 연구에서 추정한 하한보다 더 좋은(큰, 정확한) 하한이 실제 존재함을 의미한다. 따라서 이러한 비교 분석을 통해, 기존 연구는 물론, 향후에 개발할 새로운 합성 방법의 결과가 최적인지, 또는 개선의 여지가 있는지를 판단하는 좋은 지표를 얻을 수 있다. 실험 결과, 추정된 하한은 기존 연구의 합성 결과와 다소 차이가 있었다. 이러한 차이는 우선, 기존의 합성 결과는 LUT 개수를 적절히 유지하는 가운데 마이크로 레지스터를 최소화한 결과인 반면, 본 하한 추정에서는 합성 가능한 모든 결과 중, LUT 개수와는 전혀 무관하게, 마이크로 레지스터 개수를 최대한 작게 사용할 합성 예를 추정하기 때문이라고 판단된다. 또 한편으로는 마이크로 레지스터 개수에 대한 하한 추정 문제 자체가 갖는 거대한 변동성과 복잡성으로 인해 제안한 추정 기법이 정밀도에 한계를 가지는 것으로 해석할 수 있으며, 다른 한편으로는 기존 연구 결과보다 더 좋은 합성 결과가 존재할 가능성이 높음을 의미하는 것으로 해석될 수 있다.

• 전자공학회논문지
• /
• 제53권4호
• /
• pp.37-47
• /
• 2016

광폭입력함수 전용 멀티플렉서가 슬라이스 구조에 포함되는 상용 FPGA의 현실적 제약 조건을 학계의 대표적 논리 표현 방식인 AIG (And-Inverter Graph)를 근간으로 개발된 FPGA 매핑 알고리즘에 적용하였다. AIG를 LUT (Look-Up Table)으로 매핑할 때 중간 구조로서 컷을 열거하는 데 이들 중에서 멀티플렉서를 인식해 낸 후 이들이 매핑될 때 지연 시간 및 면적을 복잡도 증가 없이 계산하도록 하였다. 이 때 트리 형성 전제 조건인 대칭성과 단수 제약 요건도 검사하도록 하였다. 또한, 멀티플렉서 트리의 루트 위치를 RTL 코드에서 찾아내고 이를 보조 출력 형태로 AIG에 추가하도록 하였다. 이 위치에서 섀넌확장을 통해 멀티플렉서 트리 구조를 의도적으로 합성한 후 최적 AIG에 겹치도록 하는 접근 방법을 최초로 제안하였다. 이때 무손실 합성을 가능하게 하는 FRAIG 방식이 응용되었다. 두 가지 프로세서에 대해 제안된 접근 방법과 기법들을 적용하여 약 13~30%의 면적 감소 및 최대 32%까지의 지연 시간 단축을 달성하였다. AIG 트리에 특정 구조를 의도적으로 주입시키는 접근 방법은 향후 캐리 체인 등에 확장 적용하는 연구가 진행될 것이다.