• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2016년도 제50회 동계 정기학술대회 초록집
• /
• pp.362.2-362.2
• /
• 2016

본 실험은 CW (Continuous wave) 주파수를 가진 교류 자기장을 발생시켜 자성나노입자를 가열시키는 것이 목적이다. 이를 위해 CW 주파수 및 SMPS (Switching Mode Power Supply)를 이용해 코일에서 교류 자기장을 발생시키는 평판형 자기장 발생 장치를 자체적으로 개발하였다. 이를 이용하여 인가전압을 변화시키면서 자기장 세기의 변화를 주었다. 평판형 코일 위에는 유리 등의 원형 평판 절연체를 덮고 그 절연체 표면에 웰(Well plate)를 위치시켰고 그 안에 자성나노입자가 포함된 수용액을 넣어 교류 자기장에 노출시켰다. 자기장 측정센서(Magnetic pick up coil, Gauss Meter)를 이용하여 자기장의 세기를 측정하였고, 자성나노입자의 농도, 크기 및 자기장 세기에 따른 자성나노입자의 온도상승효과를 접촉식 온도계를 이용하여 정량적으로 측정하였다.

• 한국신뢰성학회:학술대회논문집
• /
• 한국신뢰성학회 2001년도 정기학술대회
• /
• pp.405-411
• /
• 2001

본 논문은 새롭게 설계된 프린터에 적용될 SMPS(Switching Mode Power Supply)의 평균수명을 가속시험을 통해 단기간에 산출하고, 정상사용조건에서의 수명보증을 위한 가속수멍시험법 개발에 관한 것이다. SMPS가 온도, 습도 그리고 부하에 취약하므로 이들을 가속 스트레스로 사용하였으며, 고장시간은 SMPS의 작동 후 더 이상 전원이 공급되지 않을 때까지 걸린 시간으로 정의하였다. 시험결과 주요 고장부품은 스위치 IC와 저항이었으며 8$0^{\circ}C$에서 가속계수가 90으로 산출되었다. 또한, 정상사용조건에서의 평균수명 14년을 보증하기 위해서는 온도 8$0^{\circ}C$, 상대습도 80%RH, 부하 1.5A 그리고 전압 240V에서 10대의 시료를 500시간 시험하였을 때 고장이 하나도 발생하지 않아야 한다는 결론을 얻었다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2003년도 하계학술대회 논문집 C
• /
• pp.1729-1731
• /
• 2003

Recently many solid-state laser systems were widely used in the medical applications. So it is necessary to study various optimal laser parameters for adopting new medical treatments. Alexandrite laser using switching mode power supply has designed and experimented to adjust a pulse repetition rate by PIC one-chip microprocessor. The fundamental results have been obtained during the first financial year in 2002. We will be able to find out the optimal hair removal characteristics by the repetitive experiments of Alexandrite laser as the parameters such as pulse repetition rate, pulse width, and pulse energy etc.

• 한국전자통신학회논문지
• /
• 제11권2호
• /
• pp.159-164
• /
• 2016

무선통신시스템은 한정된 에너지를 갖는 배터리를 사용하기 때문에 저전력 회로로 구현되어야 하며, 이를 위하여 주파수와 상관없이 일정한 전력을 나타내는 전류모드 회로가 연구되어왔다. 본 논문에서는 초저전력 동작이 가능하도록 Dynamic Voltage Scaling 전원을 유도하며, 전류모드 신호처리 중 메모리 동작에서 저장된 에너지가 누설되는 Clock-Feedthrough 문제를 최소화하는 전류메모리 회로를 제안한다. $0.35{\mu}m$ 공정의 BSIM3 모델로 Near-threshold 영역의 전원 전압을 사용한 시뮬레이션을 진행한 결과, 1MHz의 스위칭 동작에서 $2{\mu}m$의 메모리 MOS Width, $0.3{\mu}m$의 스위치 MOS Width, $13{\mu}m$의 Dummy MOS Width로 설계할 때, Clock-Feedthrough의 영향을 최소화시킬 수 있었으며 1.2V의 Near-threshold 전원전압에서 소비전력은 $3.7{\mu}W$가 계산되었다.

• 전력전자학회:학술대회논문집
• /
• 전력전자학회 2001년도 추계학술대회 논문집
• /
• pp.105-108
• /
• 2001

This paper compared a Modified C-dump converter and energy efficient converter topologies, derived from the conventional C-dump converter, for switched reluctance motor (SRM) drives. The proposed topologies overcome the limitations of the conventional C-dump converter, and could reduce the whole cost of the SRM drive. Also, the above converters have simple control requirements; and allow the motor phase current to freewheel during chopping mode. Specially, the voltage ratings of the dump capacitor and some of the switching devices in the proposed an Energy efficient C-dump converter is reduced to the supply voltage ($V_{dc}$) level compared to twice the supply voltage ($2V_{dc}$) in the conventional C-dump converter. Simulation and experimental results of the proposed converters are presented and verified.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2001년도 하계학술대회 논문집 C
• /
• pp.1697-1699
• /
• 2001

In this paper, the circuit of AC Choppers for $CO_2$ laser power supply are proposed and investigated. IGBT-controlled ac voltage regulators, operating at high frequency chopping mode. Chopping-to-supply duty ratio plays an important role in terms of laser output. Laser input energy is varied by controlling the leakage transformer used with the proposed system. This improved circuit employs a 3 electrode - type and Ring Blower. This improved circuit system has many advantages compared with the conventional SMPS such as simple design requirement, easy implementation, high reliability, low switching loss, and consequently high efficiency. As a result, the maximun output was 16W at duty-ratio of 92%, total gas mixture of $CO_2$ : $N_2$ : He = 1 : 9 : 15, total pressure of 15torr.

• 한국전자파학회논문지
• /
• 제23권4호
• /
• pp.475-483
• /
• 2012

본 논문은 차세대 재구성 전력증폭기용을 위해서, 새로운 타입의 다중 모드 혼합형 전압 공급기를 제안한다. 이를 위한 핵심 회로인 스위칭 증폭기의 새로운 구조를 제안하였다. 혼합형 전압 공급기의 가장 중요한 성능지표 중의 하나인 효율을 증가시키기 위해 멀티 스위칭 증폭기 구조를 이용하였고, 또한 다중 모드 구현을 위해서 멀티 스위칭 증폭기와 입력 신호 검출단을 이용하였다. 성능 비교를 위해서 기본 구조를 지닌 혼합형 가변전압 공급기도 같이 설계되었으며, 새롭게 제안하는 구조 이외에는 모두 동일하게 설계하여 비교를 용이하도록 하였다. 설계된 혼합형 전압 공급기의 효율을 측정하기 위해 384 kHz/3.84 MHz/5 MHz 대역폭을 가지는 EDGE, WCDMA, LTE 신호를 적용하였다. EDGE를 적용한 효율은 85 %, WCDMA를 적용한 효율은 84 % 그리고 LTE를 적용한 효율은 79 %의 결과를 얻게 되었다. 이는 기본 구조보다 최대 9 %의 성능 향상을 얻었으며, 차세대 재구성 송신기인 다중 대역 및 다중 모드 송신기 구현에 적용 가능함을 입증한다.

• Journal of Electrical Engineering and Technology
• /
• 제7권1호
• /
• pp.81-85
• /
• 2012

This paper presents a wideband and low-noise direct conversion front-end receiver supporting VHF and UHFbands simultaneously. The receiver iscomposed of a low-noise amplifier (LNA), a down conversion quadrature mixer, and a frequency divider by 2. The cascode configuration with the resistor feedback is exploited in the LNA to achieve a wide operating bandwidth. Four gainstep modesare employed using a switched resistor bank and a capacitor bank in the signal path to cope with wide dynamic input power range. The verticalbipolar junction transistors are used as the switching elements in the mixer to reduce 1/f noise corner frequency. The proposed front-end receiver fabricated in 0.18 ${\mu}m$ CMOS technology shows very low minimum noise figureof 1.8 dB and third order input intercept pointof -12dBm inthe high-gain mode of 26.5 dBmeasured at 500 MHz.The proposed receiverconsumeslow current of 20 mA from a 1.8 V power supply.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제16권6호
• /
• pp.760-770
• /
• 2016

A 12-bit 750 kS/s Dual-Sampling Successive Approximation Register Analog-to-Digital Converter (SAR ADC) technique with reduced Capacitive DAC (CDAC) is presented in this paper. By adopting the Adaptive Power Control (APC) technique for the two-stage latched type comparator and using bootstrap switch, power consumption can be reduced and overall system efficiency can be optimized. Bootstrapped switches also are used to enhance the sampling linearity at a high input frequency. The proposed SAR ADC reduces the average switching energy compared with conventional SAR ADC by adopting reduced the Most Significant Bit (MSB) cycling step with Dual-Sampling of the analog signal. This technique holds the signal at both comparator input asymmetrically in sample mode. Therefore, the MSB can be calculated without consuming any switching energy. The prototype SAR ADC was implemented in $0.18-{\mu}m$ CMOS technology and occupies $0.728mm^2$. The measurement results show the proposed ADC achieves an Effective Number-of-Bits (ENOB) of 10.73 at a sampling frequency of 750 kS/s and clock frequency of 25 MHz. It consumes only 0.13 mW from a 5.0-V supply and achieves the INL and DNL of +2.78/-2.45 LSB and +0.36/-0.73 LSB respectively, SINAD of 66.35 dB, and a Figures-of-Merit (FoM) of a 102 fJ/conversion-step.

• 한국전자파학회논문지
• /
• 제28권4호
• /
• pp.298-308
• /
• 2017

본 논문에서는 DC-DC Converter에서의 고조파로 인한 전자기적 잡음을 줄이기 위해 Random PWM을 적용한 Interleaved Buck Converter(IBC) 시스템을 제안한다. PWM 직류전원장치에서 스위칭 방식을 사용하는 경우 스위칭 손실 및 EMI 문제가 발생하기 때문에 많은 고조파를 포함하고 있어 선간 전압의 왜곡 등을 유발한다. 따라서 이에 대한 해결방법으로 PRBS를 이용한 IBC를 최초로 제안한다. 이 방식의 회로 구조는 2개의 능동형 스위치를 가지며 180도의 위상차를 갖는 2개의 PWM 신호를 이용하여 회로를 제어한다. IBC는 1세트의 스위치를 추가하기 때문에, 비용 측면 등에서는 불리 할 수 있으나 전력분배, 출력전류 리플 감소, 빠른 회로 반응속도, 수동소자크기 감소의 이점을 가진다. 본연구의 타당성을 확인하기 위하여 PSIM 시뮬레이터를 이용하였고 Random PWM을 적용한 IBC 회로를 설계하여 기존의 PWM과 RPWM 방식만을 사용하는 Buck-converter 회로를 PSIM 시뮬레이터를 이용하여 결과를 확인하고 분석하였다.