• 한국인터넷방송통신학회논문지
• /
• 제14권1호
• /
• pp.15-21
• /
• 2014

반도체 공정 기술의 발달로 인하여 프로세서 내에 적재할 수 있는 캐쉬 메모리의 용량은 증가하였지만 높은 트랜지스터 집적율은 프로세서를 소프트 에러에 대해 더 취약하게 만들었으며, 이는 설계 고려사항 중 신뢰성의 비중이 점점 더 높아짐을 의미한다. 이러한 취약성을 극복하기 위하여 캐쉬 메모리의 데이터에 대한 다양한 신뢰성 기법이 제안되었으나, 태그 비트에 대한 연구는 제한적이다. 본 연구는 캐쉬 메모리 중 태그 비트에 대해 Temporal Locality 특성을 만족하지 않는 write-back 동작에 대한 보호율을 분석하고, 이를 극복할 수 있는 방안을 제안한다. 실험을 통해 제안된 기법으로 기존의 write-back에 대한 보호율을 59.0%에서 76.8%까지 성능 저하 없이 증가시킬 수 있다.

• 전자공학회논문지A
• /
• 제33A권2호
• /
• pp.32-39
• /
• 1996

Hybrid decision decoding for the extended hamming codes without retransmission, which is a combination of hard and soft decision decoding, is proposed and its performance is analyzed in this paper. As results, hybsrid decision decoding shows a little bit higher residual bit error rate than soft decision decoding. However, as the size of the extended hamming code increases, the difference of th enumber of comparisons increases further. In addition, hybrid decision decoding shows almost same residual bit error rate as hard decision decoding with retrassmission and shows much lower residual bit error rate than hard decision decoding without retransmission.

• 대한전기학회논문지:전기물성ㆍ응용부문C
• /
• 제55권3호
• /
• pp.111-115
• /
• 2006

We investigated accelerated soft error rate(ASER) in 8M static random access memory(SRAM) cells. The effects on ASER by well structure, operational voltage, and cell transistor threshold voltage are examined. The ASER decreased exponentially with respect to operational voltage. The chips with buried nwell1 layer showed lower ASER than those either with normal well structure or with buried nwell1 + buried pwell structure. The ASER decreased as the ion implantation energy onto buried nwell1 changed from 1.5 MeV to 1.0 MeV. The lower viscosity of the capping layer also revealed lower ASER value. The decrease in the threshold voltage of driver or load transistor in SRAM cells caused the increase in the transistor on-current, resulting in lower ASER value. We confirmed that in order to obtain low ASER SRAM cells, it is necessary to also the buried nwell1 structure scheme and to fabricate the cell transistors with low threshold voltage and high on-current.

• 대한전기학회논문지:전기물성ㆍ응용부문C
• /
• 제55권4호
• /
• pp.199-203
• /
• 2006

This paper presents an ASER (Accelerated Soft Error Rate) integral model. The model is based on the facts that the generated EHP/s(electron hole pairs) are diminished after some residual range of the incident alpha particle, where residual range is a function of the incident angle and the capping layer thickness over the semiconductor junction. The ASER is influenced by the flux of the alpha particles, the junction area ratio, the alpha particle incident angle when the critical charge is same as the collected charge, and the sizes of the alpha source and the chip. The model was examined with 8M static RAM samples. The measured ASER data showed good agreement with the calculated values using the model. The ASER decreased exponentially with respect to the operational voltage. As the capping layer thickness increases up to $16{\mu}m$, the ASER increases, and after that thickness, the ASER decreases. The ASER increased as the depth of BNW increased from $0{\mu}m\;to\;4{\mu}m$. and then saturated. The ASER decreased as the node capacitance increased from 2fF to 5fF.

• 한국통신학회논문지
• /
• 제16권11호
• /
• pp.1084-1094
• /
• 1991

우리나라가 위성통신 시스템을 도입함에 있어 고려해야할 것중의 하나는 있을 수도 있는 방해전파(jamming)의 영향이다. 따라서 본 논문은 현재 세계적으로 이용되고 있는 Mary PSK(MPSK)신호를 채택하고 비선형 중계기로 하드리미터(Hard limiter)을 포함하는 소프트 리미터 (Soft limiter)를 도입하여 업링크(Uplink)상에 본 재명 (Tone Jamming)과 가우스 잡음이 존재하고 다운링크 상에는 가우스 잡음만이 존재하는 환경하에서 비선형 위성중계기를 거쳐 수신되는 MPSK신호의 오육식을 유도하였다 유도된 오율식으로부터 업링크반송파 대 접은전력과 업링크반송파 내 Tone jamming파의 전련비 다운링크반송과 잡음전력비 및 정규적 리미팅 레벨을 파라메터영향을 검토하였다 검토결과 업링크 반송파네 잡음 전력비를 증가시키거나 리미팅레벨을 감소시키므로서 BPSK와 QPSK시스템의 오율특성에 대한 재명의 영향이 감소함을 할 수 있었고 재명이 존재할 때에는 리미팅 레벨의 영향이 거의 없음을 알 수 있었다. 또한 리미팅 레벨이 0인 하드리미터의 경우에 오율특성이 가장 양호함을 알 수 있었다.

• 전자공학회논문지S
• /
• 제35S권3호
• /
• pp.19-28
• /
• 1998

This paper is concerned with the implementation of the equalization technique in a DCS 1800 system employing the soft-decision output Viterbi algorithm (SOVA), which makes the hardware complexity comparable to the hard decision MLSE and gives reliable performance. Also, the channel estimation technique with enhances the perfdormance of the soft-decision output equalizer is proposed, and the Viterbi decoder which operates effectively with the soft-decision output of the qualizer is implemented using the Very High Speed ICs Hardware Description Language (VHDL). From the simulation results, it is shown that the implemented Viterbi decoder operates effectively and the SOVA outperforms the hard-decision MLSE in terms of the frame erasure rate (FER) and bit error rate (BER).

• 한국반도체및디스플레이장비학회:학술대회논문집
• /
• 한국반도체및디스플레이장비학회 2005년도 춘계 학술대회
• /
• pp.63-66
• /
• 2005

A soft error rate neutrons is a growing problem for integrated circuits with technology scaling. In the acceleration test with high-density neutron beam, a latch-up prohibits accurate estimations of the soft error rate (SER). This paper presents results of analysis for the latch-up characteristics in the circumstance corresponding to the acceleration SER test for SRAM. Simulation results, using a two-dimensional device simulator, show that the deep p-well structure has better latch-up Immunity compared to normal twin and triple well structures. In addition, it is more effective to minimize the distance to ground power compared with controlling a path to the $V_{DD}$ power.

• 한국산학기술학회:학술대회논문집
• /
• 한국산학기술학회 2004년도 추계학술대회
• /
• pp.203-205
• /
• 2004

A soft error rate neutrons is a growing problem for terrestrial integrated circuits with technology scaling. In the acceleration test with high-density neutron beam, a latch-up prohibits accurate estimations of the soft error rate (SER). This paper presents results of analysis for the latch-up characteristics in the circumstance corresponding to the acceleration SER test for SRAM. Simulation results, using a two-dimensional device simulator, show that the deep p-well structure has better latch-up immunity compared to normal twin and triple well structures. In addition, it is more effective to minimize the distance to ground power compared with controlling a path to the $V_{DD}$ power.

• Nuclear Engineering and Technology
• /
• 제55권5호
• /
• pp.1559-1566
• /
• 2023

This study developed a quasi-monoenergetic neutron source (QMN) for the semiconductor device's soft error rate test (SER). Quasi-monoenergetic neutrons are generated by ⁹Be(p, n)⁹B nuclear reaction with a 1 mm beryllium target and 30 MeV protons from a cyclotron. An 8 mm water in the back of the beryllium target is used for avoiding proton penetration. The neutron spectra simulated by MCNP showed that the peak energy was around 26.5 MeV. The heat flow and mechanical properties are numerically analyzed, and the safe operating conditions are therefore determined.

• 한국정보전자통신기술학회논문지
• /
• 제13권5호
• /
• pp.338-343
• /
• 2020

본 논문에서는 소프트 값을 활용한 Hamming 부호의 복호 방식이 분자 통신 채널에도 적용될 수 있음을 보였다. 분자 통신 시스템의 복조기 출력단에서 복호에 활용될 수 있는 소프트 값 기준을 제안하고 이를 활용한 복호 방식이 분자 통신 채널에서도 신뢰도를 향상시킬 수 있음을 모의실험을 통해 보였다. 확산 기반 분자통신 채널을 가정하였으며 BCSK 변조방식을 이용하여 정보 심벌을 전송하였다. 매 심벌구간 마다 수신기에 흡수되는 분자 수를 적절한 문턱값과 비교하여 복조한 후 흡수된 분자 수는 더 이상 사용되지 않는다. 본 논문에서는 더 이상 사용되지 않는 분자수 정보를 소프트 값으로 복호 과정에 활용하여 복호기의 BER 성능을 개선하였다. BER 성능 향상을 확인하기 위해 시뮬레이션을 수행하였으며, 비트 당 분자수가 600인 경우 해밍 부호를 사용하지 않은 BCSK 시스템의 오율에 대해 (15,11) 해밍 부호의 오율이 약 5.0×10^-3 정도 개선되었으며 이에 대해 소프트 값을 활용한 (15,11) 해밍 부호의 오율은 동일한 정도로 개선되었음을 볼 수 있었다. (7,4) 해밍 부호의 경우에도 (15,11) 해밍 부호와 유사한 결과를 보여준다. 따라서 수신기에 흡수된 분자수와 문턱 값의 차이 값을 소프트 값으로 활용하면 분자통신 채널에서도 해밍 부호의 BER 성능을 크게 개선할 수 있음을 알 수 있다.