• 전기전자학회논문지
• /
• 제14권2호
• /
• pp.1-8
• /
• 2010

본 논문에서는 대기전력을 줄일 수 있는 Green Mode Power IC 회로를 설계하였다. 이 회로는 switch mode power supply(SMPS)을 구동하기 위한 PWM 기능을 가지고 있으며, 불필요한 소비전력을 제거하기 위해 burst mode와 skip mode 구간을 만들고 대기전력을 낮출 수 있도록 외부의 Power MOSFET에 의해 제어된다. 제안한 회로는 KEC 30V-High Voltage 0.5um CMOS process를 이용하여 시뮬레이션 하였다. 회로 내부는 크게 voltage regulator 회로, voltage reference 회로, UVLO(Under Voltage Lock Out)회로, Ibias 회로, green 회로, PWM 회로, OSC 회로, protection회로, control 회로, Level shift&Driver 회로로 구성되어 있다. 시뮬레이션 결과로부터 회로 동작 시 각 블록의 소비전류를 측정하여 확인한 결과 블록 별 전류총합이 1.29mA이었고, 이 값은 목표 설계치인 1.3mA을 충족시킴을 입증하였다. 이 값은 기존 IC의 소비전류보다 1/2이상 줄어든 값이며, 대기모드로 동작할 경우는 전력소비를 1W 미만까지 줄일 수 있었다.

• ETRI Journal
• /
• 제29권6호
• /
• pp.736-744
• /
• 2007

We propose a fast macroblock (MB) mode prediction and decision algorithm based on temporal correlation for P-slices in the H.264/AVC video standard. There are eight block types for temporal decorrelation, including SKIP mode based on rate-distortion (RD) optimization. This scheme gives rise to exhaustive computations (search) in the coding procedure. To overcome this problem, a thresholding method for fast inter mode decision using a MB tracking scheme to find the most correlated block and RD cost of the correlated block is suggested for early stop of the inter mode determination. We propose a two-step inter mode candidate selection method using statistical analysis. In the first step, a mode is selected based on the mode information of the co-located MB from the previous frame. Then, an adaptive thresholding scheme is applied using the RD cost of the most correlated MB. Secondly, additional candidate modes are considered to determine the best mode of the initial candidate modes that does not satisfy the designed thresholding rule. Comparative analysis shows that a speed-up factor of up to 70.59% is obtained when compared with the full mode search method with a negligible bit increment and a minimal loss of image quality.

• 대한전자공학회논문지SP
• /
• 제44권4호통권316호
• /
• pp.8-16
• /
• 2007

H.264/AVC 부호화 표준은 부호화 효율을 향상시키기 위하여 기존의 부호화 표준들과는 다른 새로운 부호화 기법들을 사용한다. 그러나 새로이 채택된 여러 기법들로 인해 H.264/AVC 표준 부호기 및 복호기의 복잡도는 극단적으로 증가하게 되었다. 특히 율-왜곡 최적화 기법에 의한 H.264/AVC의 인터/인트라 모드 결정 방법은 부호기의 복잡도를 증가시키는 가장 큰 원인 중 하나이다. 본 논문에서는 매크로블록 모드 결정 과정의 복잡도 감소에 주안점을 두며, 이에 대한 고속 매크로블록 모드 결정 알고리즘을 제안한다. 제안하는 방식에서는 간단한 구조의 $4{\times}4$ 정방형 필터와 블록 간 공간적 상관도를 이용하여 $Intra4{\times}4$ 모드 결정에 따른 율-왜곡 계산량을 줄이며, $Inter8{\times}8$ 모드 내 서브 매크로블록의 최적모드를 통해 현재 매크로블록에서 인트라 모드 결정 과정을 선택적으로 생략하도록 하는 알고리즘을 제안하였다. 또한, 선택 가능한 매크로블록 모드 중 상대적으로 복잡도와 발생 비트율이 낮은 SKIP, $Intra16{\times}16,\;Intra16{\times}16$ 모드에 대한 발생 빈도수를 높여 발생 비트율을 낮추도록 하였다. 제안한 알고리즘을 적용한 실험 결과 최대 83%의 부호화 시간을 단축시킬 수 있었으며, 미미한 PSNR의 변화량에 비해 발생 비트율을 평균 $8%{\sim}10%$ 감소시킴으로써 전체 부호화 효율을 향상시킬 수 있었다.

• KSII Transactions on Internet and Information Systems (TIIS)
• /
• 제5권2호
• /
• pp.408-427
• /
• 2011

Intensive computational complexity is an obstacle of enabling multiview video coding for real-time applications. In this paper, we present a fast macroblock (MB) mode selection algorithm for B frames which are based on the computational complexity analyses between the MB mode selection and reference frame selection. Three strategies are proposed to reduce the coding complexity jointly. First, the temporal correlation of MB modes between current MB and its temporal corresponding MBs is utilized to reduce computational complexity in determining the optimal MB mode. Secondly, Lagrangian cost of SKIP mode is compared with that of Inter $16{\times}16$ modes to early terminate the mode selection process. Thirdly, reference frame correlation among different Inter modes is exploited to reduce the number of reference frames. Experimental results show that the proposed algorithm can promote the encoding speed by 3.71~7.22 times with 0.08dB PSNR degradation and 2.03% bitrate increase on average compared with the joint multiview video model.

• 방송공학회논문지
• /
• 제17권1호
• /
• pp.108-121
• /
• 2012

스케일러블 비디오 코딩은 동영상 압축 표준인 H.264/AVC에서 확장된 표준으로써 시간, 공간, 화질적인 측면에서 확장성을 제공하는 부호화 방법이다. 여러 측면에서 제공하는 확장성으로 압축에 대한 효율 등은 좋아졌지만, 상대적으로 복잡도의 큰 증가로 인해 효율적인 사용을 위해서는 복잡도의 감소가 필수적이다. 본 논문에서는 스케일러블 비디오 코딩의 복잡도를 감소시키기 위해서, B-화면에서의 방향성 정보를 이용하여 계층 간 예측을 효율적으로 수행함으로 부호화 과정의 복잡도를 크게 감소시킬 수 있는 모드 결정 고속화 기법을 제안한다. 제안하는 방법은 우선 업-샘플링 (Up-sampling)된 하위 계층의 최적 모드와 이웃한 매크로블록의 최적 모드 정보를 이용하여 간단하게 SKIP 모드를 검색한다. 그런 후 현재 수행하는 매크로블록의 예측에 이웃한 매크로블록의 최적 모드를 사용하게 되는데, 이 때 업-샘플링 된 하위 계층의 최적 모드의 방향성 정보가 순 방향과 역 방향, 양쪽 방향에 따라서 검색 모드 수를 달리하는 방법으로 모드 결정을 고속화하는 방법이다. 이러한 고속화 방법을 수행함으로 얻은 실험 결과는 SVC의 부호화 과정에서 소요되는 시간을 참조 소프트웨어의 원본 대비 53%까지 감소시키며 이에 따른 비트율의 증가나 화질의 열화는 무시할 수 있을 정도로 적음을 실험을 통해 확인한다.

• IEIE Transactions on Smart Processing and Computing
• /
• 제5권4호
• /
• pp.231-234
• /
• 2016

The next-generation video coding standard known as High-Efficiency Video Coding (HEVC) was developed with the aim of doubling the bitrate reduction offered by H.264/Advanced Video Coding (AVC) at the expense of an increase in computational complexity. Mode decision with motion estimation is still one of the most time-consuming computations in HEVC, as it is with H.264/AVC. Several schemes for a fast mode decision have been presented in reference software and in other studies. However, a possible speed-up in conventional schemes is sometimes insignificant for videos that have inhomogeneous spatial and temporal characteristics. This paper proposes a bypass algorithm to skip large-block-size predictions for videos where small block sizes are preferred over large ones. The proposed algorithm does not overlap with those in previous works, and thus, is easily used with other fast algorithms. Consequently, an independent speed-up is possible.

• 방송공학회논문지
• /
• 제16권3호
• /
• pp.448-461
• /
• 2011

H.264/AVC는 새로운 부호화 기술에 의해 이전 비디오 부호화 표준보다 높은 성능을 나타낸다. 이러한 부호화 기술들 중 화면내 예측 부호화 기술은 부호화 효율을 높이는 중요 기술이다. H.264/AVC의 화면내 예측 부호화 기술에서 예측 모드 정보를 부호화하기 위해 최우선 모드를 이용하며 최우선 모드의 선택율은 매우 높다. 또한 일반적으로 자연 영상이나 동영상의 경우 균일한 특성을 나타내는 영역을 많이 포함하고 있으며, 이러한 영역은 주변 블록과의 상관도가 매우 높다. 따라서 주변 블록의 예측 모드, 화소 에지의 방향성을 이용하면 복호화기에서도 현재 블록의 최적의 예측 모드를 결정할 수 있다. 본 논문에서는 화면내 부호화 효율을 향상시키기 위해 예측 모드 정보를 전혀 전송하지 않는 복호화기 예측을 이용한 화면내 SKIP 부호화 모드를 제안한다. 제안하는 방법은 주변 블록의 정보만을 이용하여 예측 모드를 결정하고 기존의 예측/변환 방법을 이용하여 부호화를 실시하며 예측 모드 정보는 전혀 전송하지 않는다. 부호화가 생략된 예측 모드 정보는 주변 블록의 정보만을 이용하여 결정된 것이기 때문에 복호화기가 부호화기에서 결정된 예측 모드와 동일하게 결정할 수 있다. 실험 결과 제안하는 방법은 H.264/AVC의 참조 소프트웨어인 JM 17.0에 비하여 CIF 영상에서 1.40%, 720p 영상에서는 3.24%의 비트 감소를 나타내었다.

• 대한전자공학회논문지SP
• /
• 제44권2호
• /
• pp.1-11
• /
• 2007

H.264/AVC의 인터 부호화 기술은, 정교한 움직임 보상 부호화를 위해 다양한 블록 크기의 7가지 모드를, 그리고 인트라 부호화 기술은 2가지의 블록부호화 모드를 사용한다. 이러한 정교한 부호화 기술은 기존 표준에 비해 높은 부호화 효율을 제공 하지만 비트율-왜곡 최적화 기법을 사용할 경우, 많은 계산량을 요구하므로 연산량이 제한된 장치에서는 실시간 구현에 문제점이 발생한다. 따라서 H.264/AVC 부호화 표준의 실시간 구현을 위해서 계산 복잡도를 줄이는 고속 모드 결정법이 필요하다. 본 논문에서 제안한 LBHM(Large Block History Map)을 이용한 블록 크기 활동도 기반 고속 모드 결정 기법은 발생 확률이 낮은 $P8\times8$ 모드를 조기에 생략하여, 부호화 효율의 감소는 최소화 시키면서 H.264/AVC의 전체 부호화 시간을 평균 53% 감소시켰으며, H.264/AVC 참조 모델의 조기 SKIP 모드와 같이 사용할 경우, 전체 부호화 시간을 평균 63% 이상 감소시켰다.

• 한국통신학회논문지
• /
• 제35권5C호
• /
• pp.464-471
• /
• 2010

지속적인 네트워크 전송 능력 및 저장 매체 성능 향상에도 불구하고, 다양한 기술적 경제적 이유에서, 화질 열화를 최소화하면서 압축 성능을 증대시키기 위한 비디오 부호화 기술이 꾸준히 개발되고 있다. 본 논문에서는 종래의 비디오 성능을 더욱 향상시키기 위해, 경쟁 기반 스킵모드 부호화를 위한 적응적 문맥기반 움직임 예측 후보 선택 기법을 제안한다. 제안하는 기법은 카메라의 움직임 여부와 주변 블록의 움직임 벡터 문맥을 기반으로 움직임 예측 후보를 적응적으로 구성하여, 고정된 움직임 예측 후보를 가지는 종래의 방식에 비해 효율적인 움직임 예측 후보를 제공하였다. 이와 같이 선택된 적응적 움직임 예측 후보를, 비디오 부호기의 인터 모드 중 가장 효율적인 부호화 모드로 알려진 스킵 모드의 움직임 예측 후보 선택에 적용함으로써 종래 방식 중 가장 우수한 성능을 나타내는 경쟁 기반 움직임 벡터 부호화 방식의 BD-RATE 성능을 최대 2배까지 개선할 수 있었다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2002년도 ITC-CSCC -2
• /
• pp.1288-1291
• /
• 2002

In this paper, we present a design of mpeg-4 video codec chip to reduce the power consumption using frame level clock gating and motion estimation skip scheme. It performs 30 grames/s of codec (encoding and decoding) mode with quarter-common intermediate format(QCIF) at 27MHz. A novel low-power techniques were implemented in architectural level, which is 35% of the power dissipation for a conventional CMOS design. This chip performs MPEG-4 Simple Profile Level 2(Simple@L2) and H.263 base mode. Its contains 388,885 gates, 662k bits memory, and the chip size was 9.7 mm x 9.7 mm which was fabricated using 0.35 micron 3-layers metal CMOS technology.