• 제목/요약/키워드: Signed-DIgit

검색결과 69건 처리시간 0.018초

NAF와 타입 II 최적정규기저를 이용한 $GF(2^n)$ 상의 효율적인 지수승 연산 (NAP and Optimal Normal Basis of Type II and Efficient Exponentiation in $GF(2^n)$)

  • 권순학;고병환;구남훈;김창훈
    • 한국통신학회논문지
    • /
    • 제34권1C호
    • /
    • pp.21-27
    • /
    • 2009
  • 지수의 signed digit representation을 사용하여 타입 II 최적정규기저에 의해 결정되는 $GF(2^n)$상의 효율적인 지수승 알고리즘을 제안한다. 제안하는 signed digit representation은 $GF(2^n)$에서 non-adjacent form(NAF)를 사용한다. 일반적으로 signed digit representation은 정규기저가 주어진 경우 사용하기 어렵다. 이는 정규 원소의 역원연산이 상당한 지연시간을 갖기 때문이다. 반면에 signed digit representation은 다항식 기저를 이용한 체에 쉽게 적용가능하다. 하지만 본 논문의 결과는 타입 II 최적정규기저(optimal normal basis, ONB), 라는 특별한 정규 기저가 지수의 signed digit representation을 이용한 효율적인 지수승 연산에 이용될 수 있음을 보인다.

제한된 범위의 Signed-Digit Number 인코딩을 이용한 병렬 십진 곱셈기 설계 (Design of Parallel Decimal Multiplier using Limited Range of Signed-Digit Number Encoding)

  • 황인국;김강희;윤완오;최상방
    • 전자공학회논문지
    • /
    • 제50권3호
    • /
    • pp.50-58
    • /
    • 2013
  • 본 논문에서는 제한된 범위의 Signed-Digit number 인코딩과 축약 단계를 이용한 고정소수점 병렬 십진 곱셈기를 제안한다. 제안한 병렬 십진 곱셈기는 승수와 피승수를 제한된 범위의 SD number로 인코딩하여 캐리 전달 지연 없이 빠르게 부분곱을 생성한다. 인코딩에 사용하는 숫자의 범위를 줄임으로써 SD number 다중 피연산자 덧셈의 한번에 연산 가능한 피연산자의 개수가 늘어나게 되고, 이에 따라 부분곱 축약 단계의 연산을 빠르게 수행 할 수 있다. 제안한 병렬 십진 곱셈기의 성능 평가를 위해 Design Compiler에서 SMIC사의 180nm CMOS 공정 라이브러리를 이용하여 합성한 결과 기존의 Signed-Digit number를 이용한 병렬 십진 곱셈기보다 전체 지연시간은 4.3%, 전체 면적은 5.3% 감소함을 확인 하였다. 전체 지연시간 및 면적에서 부분곱 축약 단계가 차지하는 비중이 가장 크므로 부분곱 생성 단계에서 약간의 지연시간 및 면적 증가가 있음에도 불구하고 전체 지연시간과 면적이 감소하는 결과를 얻을 수 있다.

무곱셈 구현을 위한 FIR 필터 계수의 압축 센싱 (Compressive Sensing of the FIR Filter Coefficients for Multiplierless Implementation)

  • 김시현
    • 한국정보통신학회논문지
    • /
    • 제18권10호
    • /
    • pp.2375-2381
    • /
    • 2014
  • FIR 필터의 계수가 CSD(canonic signed digit) 형식으로 표현되고 계수 당 0이 아닌 자릿수가 매우 적다면 적은 하드웨어 비용으로 고속 필터링을 수행할 수 있다. 주어진 주파수 응답 특성을 따르며 최소의 0이 아닌 부호자릿수(signed digit)를 갖는 CSD 형식의 FIR 필터 계수를 설계하는 문제는 목표 주파수 응답과의 최대 오차를 최소화하는 희소한 0이 아닌 부호자릿수 계수를 찾는 문제와 같다. 본 논문에서는 FIR 필터의 무곱셈 초고속 구현을 위해 압축센싱 기법에 기반을 둔 CSD 형식의 계수 설계 알고리듬을 제안한다. 탐욕(greedy) 방법을 채용한 본 알고리듬에서는 매 반복단계에서 잔차 신호를 구성하는 가장 큰 크기의 atom을 선택하고, 그 atom의 계수를 나타내는 가장 큰 부호자리를 찾아 FIR 필터의 계수를 갱신한다. 설계 예를 통해 평균적으로 탭 당 두 번 이하의 덧셈만으로 목표 주파수 응답에 근접한 FIR 필터링을 수행할 수 있음을 확인하였고, 이는 적은 하드웨어 비용으로 고속 필터링 구현에 적합하다.

Differential Power Analysis on Countermeasures Using Binary Signed Digit Representations

  • Kim, Tae-Hyun;Han, Dong-Guk;Okeya, Katsuyuki;Lim, Jong-In
    • ETRI Journal
    • /
    • 제29권5호
    • /
    • pp.619-632
    • /
    • 2007
  • Side channel attacks are a very serious menace to embedded devices with cryptographic applications. To counteract such attacks many randomization techniques have been proposed. One efficient technique in elliptic curve cryptosystems randomizes addition chains with binary signed digit (BSD) representations of the secret key. However, when such countermeasures have been used alone, most of them have been broken by various simple power analysis attacks. In this paper, we consider combinations which can enhance the security of countermeasures using BSD representations by adding additional countermeasures. First, we propose several ways the improved countermeasures based on BSD representations can be attacked. In an actual statistical power analysis attack, the number of samples plays an important role. Therefore, we estimate the number of samples needed in the proposed attack.

  • PDF

Joint Spatial Encoding 방법을 이용한 변형부호화자리수 가산기 구현 (Implementation of the modified signed digit number (MSD) adder using joint spatial encoding method)

  • 서동환;김종윤
    • 대한전자공학회:학술대회논문집
    • /
    • 대한전자공학회 1998년도 추계종합학술대회 논문집
    • /
    • pp.987-990
    • /
    • 1998
  • An optical adder for a modified signed-digit(MSD) number system using joint spatial encoding method is proposed. In order to minimize the numbers of symbolic substitution rules, nine input patterns were divided into five groups of the same addition results. For recognizing the input reference patterns, masks and reference patterns without any other spatial operations are used. This adder is implemented by smaller system in size than a conventional adder.

  • PDF

IEEE 802.11a OFDM 타이밍 동기화기 블록의 저면적 설계 및 구현 (Low Area Design and Implementation for IEEE 802.11a OFDM Timing Synchronization Block)

  • 석상철;장영범
    • 대한전자공학회논문지SD
    • /
    • 제49권2호
    • /
    • pp.31-38
    • /
    • 2012
  • 이 논문에서는 IEEE 802.11a OFDM MODEM SoC용 타이밍 동기화 블록에 대한 저면적 구조를 제안한다. IEEE 802.11a의 타이밍 동기화 블록은 큰 구현 면적을 필요로 한다. 제안된 자기 상관 방식의 타이밍 동기화 블록 구조는 전치 직접형 필터 구조를 사용하여 곱셈 연산을 최소화하였다. 또한 CSD(Canonic Signed Digit) 계수를 이용하는 기술과 Common Sub-expression Sharing 기술을 적용하여 곱셈연산을 저면적으로 구현하였다. 제안된 타이밍 동기화 블록 구조에 대하여 Verilog-HDL 코딩과 0.13 micron 공정을 사용하여 합성한 결과, 기존 구조와 비교하여 22.7%의 구현 면적 감소 효과를 얻을 수 있었다.

Triple rail-coding 입력과 기호치환을 이용한 변형부호화자리수 가산기 구현 (Implementation of the modified-signed digit(MSD) number adder using triple rail-coding input and symbolic substitution)

  • 신창목;김수중;서동환
    • 대한전자공학회논문지SD
    • /
    • 제41권6호
    • /
    • pp.43-51
    • /
    • 2004
  • 본 논문에서는 입력패턴을 triple rail-coding 방식으로 표현한 후 입력의 직렬연결 방법으로 기호치환을 수행하는 광 병렬 변형부호화자리수 가산 시스템을 제안하였다. Triple rail-coding 방식으로 변형부호화자리수 입력을 표현할 때 중복연산 결과가 나오는 입력들은 동일한 패턴으로 전처리하여 기호치환과정의 규칙수를 줄였고, 광 구현시 공간 이동된 입력패턴을 직렬로 연결하여 광을 통과시킴으로써 공간 이동 연산, NOR 연산, 그리고 문턱치 연산과정이 필요 없는 광 가산기를 구현하였다.

SD 수, PD 수를 이용한 다치 연산기의 설계 (Design of Multi-Valued Process using SD, PD)

  • 임석범;송홍복
    • 한국정보통신학회논문지
    • /
    • 제2권3호
    • /
    • pp.439-446
    • /
    • 1998
  • 본 논문에서는 다치 논리를 기본으로 한 SD 가산기 및 PD 가산기를 설계하였다. 전류 모드 CMOS 회로를 이용하여 다치 논리를 구현하였으며 부분곱으로 전압모드 CMOS 회로도 이용하였다. 설계된 회로에 대한 검증은 대부분 SPICE 시뮬레이션을 통해 확인하였다. 다치 부호를 적용한 SD(Signed-Digit) 수 표현을 사용하여 자리 올림 신호의 전송이 자리수에 관계없이 1단에서 실행되게 함으로써 병렬연산의 고속화를 가능하게 하였고, 또한 M개의 다 입력을 처리하는 가산기에서는 적당한 PD(Positive-digit) 수 표현을 사용하여 가산의 단수를 줄일 수 있으므로 연산의 고속화 및 고집적화를 가능하게 하였다.

  • PDF

희소한 부호 자리수 계수를 갖는 FIR 필터 설계 (Design of FIR Filters With Sparse Signed Digit Coefficients)

  • 김시현
    • 전기전자학회논문지
    • /
    • 제19권3호
    • /
    • pp.342-348
    • /
    • 2015
  • 광대역 통신 모뎀이나 초고해상도 비디오 코덱 등과 같이 높은 데이터율을 갖는 시스템을 하드웨어로 구현할 때에는 디지털 필터의 고속 구현이 필수적이다. 디지털 필터의 임계경로는 대부분 MAC (multiplication and accumulation) 연산 회로이므로 필터 계수의 0이 아닌 비트의 갯수가 희소하다면 하드웨어 비용이 적은 덧셈기로도 디지털 필터를 고속으로 구현할 수 있다. 압축센싱은 신호의 희소 표현이나 희소 신호의 복원에 우수한 성능을 보임이 최근 연구에서 보고되고 있다. 본 논문에서는 압축센싱에 기반한 디지털 FIR 필터의 CSD (canonic signed digit) 계수를 찾는 방법을 제안한다. 주어진 주파수 응답과의 오차를 최소하면서 탐욕적 방법으로 희소한 0이 아닌 부호자리수를 찾고 잘못 선택되었던 부호자리수는 제거하는 과정을 반복한다. 설계 예를 통해 제안된 방법으로 희소한 0이 아닌 CSD 계수의 FIR 필터를 설계할 수 있음을 보인다.