• 태양에너지
• /
• 제17권4호
• /
• pp.3-11
• /
• 1997

다결정 실리콘에서 결정입계는 광생성된 반송자들의 재결합 중심으로 작용할 뿐 아니라 전위장벽으로 작용하여 태양전지의 변환효율을 감소시킨다. 결정입계의 영향을 줄이기 위해 열처리, 결정입계에 대한 선택적 식각, 결정입계로 함몰전극을 형성하는 방법, 다양한 전극 구조, 초박막 금속 형성 후 전극형성 등 여러가지 요소들을 조사하였다. 질소 분위기에서 $900^{\circ}C$ 전열처리, $POCl_3$ 확산을 통한 게터링, 후면전계 형성을 위한 Al 처리로 다결정 실리콘의 결함밀도를 감소시켰다. 결정입계에서의 반송자 손실을 감소시키기 위한 기판 처리로 Schimmel 식각액을 사용하였다. 이는 texturing 효과와 함께 결정입계를 선택적으로 $10{\mu}m$ 깊이로 식각하였다. 결점입계를 우선적으로 식각한 후면으로 Al을 확산하여 후면에서의 재결합 손실을 감소시켰다. 전극 핑거(grid finger) 간격이 0.4mm인 세밀한 전극 구조에 결정입계로 $0.4{\mu}m$ 깊이로 함몰전극을 추가로 형성하여 태양전지의 단락 전류 밀도가 개선되었다. 80% 이상의 광투과율을 보인 20nm 두께의 크롬 박막 형성으로 직렬 저항을 감소시켰다. 본 논문은 저가의 고효율, 지상 전력용 태양진지를 위해 결정입계에 대한 연구를 하였다.

• 대한전자공학회논문지
• /
• 제18권3호
• /
• pp.42-51
• /
• 1981

결정방위 (100)인 단결정 P형 실리콘 기판으로 N+PP+ 태양전지를 제작하였다. 뒷면의 P+층의 형성은 940℃에서 60분간 boron nitride를 사용하는 첫번째 boron predeposition과 boron glass를 제거하지 않고 1145℃에서 3시간 동안 행하는 두번째 predeposition으로 이루어지며 boron 확산층의 어닐링은 1100℃에서 40분간 하였다. 앞면의 N+ 층의 형성은 900℃에서 7∼15분동안 POCI3 source를 사용하는 Phosphorus Predeposition으로 이루어지며 어닐링은 800℃에서 1시간 동안 dryO2분위기로 하였다 금속전극층의 형성은 Ti, Pd, Ag의 순으로 앞, 뒷면에 이들 금속들을 질공증착한 후 사진식각을 함으로써 이루어지며 이에 다시 전기도금을 하여 전체 전극층의 두께를 3∼4μm정도로 증가시켰다. 표면 광반사를 줄이기 위해 앞면에 400℃에서 silicon nitride를 입혔으며 마지막으로 550℃에서 10분간 alloy를 함으로써 금속전극의 신뢰도를 높혔다. 그 결과 제작된 면적 3.36㎠의 N+PP+ 전지들은 100mW/㎠의 인공조명하에서 단락전류 103mA, 개방전압 0.59V ,충실도 0.8을 보였다. 따라서 실제 전면적(수광면적)효율이 14.4%(16.2%)가 되어 BSF가 없는 N+P 전지의 11%전면적 변환효율에서 약3.5%의 효율이 개선되었다.

• 한국결정성장학회지
• /
• 제7권3호
• /
• pp.366-376
• /
• 1997

수평 전기로에서 $CdGa_2Se_4$ 다결정을 합성하여 HEW 방법으로 $CdGa_2Se_4$ 박막을 성장하였다. $CdGa_2Se_4$ 박막 성장은 증발원과 기판의 온도를 각각 $580^{\circ}C$, $420^{\circ}C$로 성장하였을 때 이중 요동곡선(DCRC)의 반폭치(FWHM)값이 162 arcsec로 가장 작아 최적 성장조건이었으며, 성장된 박막의 두께는 3 $\mu \textrm{m}$ 였다. Van der Pauw 방법으로 Hall 쵸과를 측정하여 운반자 농도와 이동도의 온도의존성을 연구하였으며, 이동도는 30 K에서 200 K까지는 piezoelectric 산란에 기인하고, 200 K에서 293 K까지는 polaroptical 산란에 의하여 감소하였다. 광전도 셀의 특성으로 spectral response, 최대 허용 소비전력(MAPD), 광전류와 암전류(pc/dc) 및 응답시간을 측정하였다. Se 분위기에서 열처리한 광전도 셀의 경우 $\gamma$=0.98, pc/dc=$9.62{\times}10^6$ MAPD : 321 ㎽, rise time : 9 ㎳, decay time : 9.5 ㎳로 가장 좋은 특성을 얻었다.

• 한국재료학회지
• /
• 제11권7호
• /
• pp.575-579
• /
• 2001

Metal organic chemical vapor deposition (MOCVB)법을 사용하여 sapphire (0001) 기판 위에 GaN 환충층을 성장하고, 그 위에 GaN 에피층을 성장하였다. GaN 완충층은 55$0^{\circ}C$에서 약 26 nm에서 130 nm까지 각각 다른 두께로 성장하였고, GaN 에피층은 110$0^{\circ}C$에서 약 4 $\mu\textrm{m}$의 두께로 성장하였다. GaN 완충층 성장 후 atomic force microscopy (AFM)으로 표면 형상을 측정하였다. GaN 완충층의 두께가 두꺼워질수록 GaN 에피층의 표면이 매끈해지는 것을 scanning electron microscopy (SEM)으로 관찰하였다. 이것으로 GaN 에피층의 표면은 완충층의 두께와 표면 거칠기와 관계가 있다는 것을 알 수 있었다. GaN 에피층의 결정학적 특성을 double crystal X-ray diffraction (DCXRD)와 Raman spectroscopy로 측정하였다. 성장된 GaN 에퍼층의 광학적 특성을 photoluminescence (PL)로 조사한 결과 두께가 두꺼운 완충층 위에 성장된 에퍼층의 결정성이 더 좋은 반면, 내부 잔류응력은 증가하는 결과를 보였다. 이러한 사실들로부터 완충층의 두께가 두꺼워짐에 따라 내부 자유에너지가 감소하여 에피층 성장시 측면성장을 도와 표면이 매끈해지고, 결정성이 좋아졌다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2014년도 제46회 동계 정기학술대회 초록집
• /
• pp.274-274
• /
• 2014

금속칼코게나이드 화합물중 하나인 $MoS_2$는 초저 마찰계수의 금속성 윤활제로 널리 사용되고 있으며 흑연과 비슷한 판상 구조를 지니고 있어 기계적 박리법을 통한 그래핀의 발견 이후 2차원 박막 합성법에 대한 활발한 연구가 진행되고 있다. 최근 다양한 응용이 진행 중인 그래핀의 경우 높은 전자이동도, 기계적 강도, 유연성, 열전도도 등 뛰어난 물리적 특성을 지니고 있으나 zero-bandgap으로 인한 낮은 on/off ratio는 thin film transistor (TFT), 논리회로(logic circuit) 등 반도체 소자 응용에 한계가 있다. 하지만 $MoS_2$는 벌크상태에서 약 1.2 eV의 indirect band-gap을 지닌 반면 단일층의 경우 1.8 eV의 direct-bandgap을 나타내고 있다. 또한 단일층 $MoS_2$를 이용하여 $HfO_2/MoS_2/SiO_2$ 구조의 트랜지스터를 제작하였을 때 $200cm^2/v^{-1}s^{-1}$의 높은 mobility와 $10^8$ 이상의 on/off ratio 나타낸다는 연구가 보고되어 있어 박막형 트랜지스터 응용을 위한 신소재로 주목을 받고 있다. 한편 2차원 $MoS_2$ 박막을 합성하기 위한 대표적인 방법인 기계적 박리법의 경우 고품질의 단일층 $MoS_2$ 성장이 가능하지만 대면적 합성에 한계를 지니고 있으며 화학기상증착법(CVD)의 경우 공정 gas의 분해를 위한 높은 온도가 요구되므로 박막형 투명 트랜지스터 응용을 위한 플라스틱 기판으로의 in-situ 성장이 어렵기 때문에 이를 보완할 수 있는 $MoS_2$ 박막 합성 공정 개발이 필요하다. 특히 Plasma enhanced chemical vapor deposition (PECVD) 방법은 공정 gas가 전기적 에너지로 분해되어 chamber 내부에서 cold-plasma 형태로 존 재하기 때문에 박막의 저온성장 및 대면적 합성이 가능하며 고진공을 바탕으로 합성 중 발생하는 오염 요소를 효과적으로 제어할 수 있다. 본 연구에서는PECVD를 이용하여 plasma power, 공정압력, 공정 gas의 유량 등 다양한 공정 변수를 조절함으로써 저온, 저압 조건하에서의 $MoS_2$ 박막 성장 가능성을 확인하였으며 전구체로는 Mo 금속과 $H_2S$ gas를 사용하였다. 또한 향후 flexible 소자 응용을 위한 플라스틱 기판의 녹는점을 고려하여 공정 온도는 $300^{\circ}C$ 이하로 설정하였으며 합성된 $MoS_2$ 박막의 두께 및 화학적 구성은 Raman spectroscopy를 이용하여 확인 하였다. 공정온도 $200^{\circ}C$와 $150^{\circ}C$에서 성장한 $MoS_2$ 박막의 Raman peak의 경우 상대적으로 낮은 공정온도로 인하여 Mo와 H2S의 화학적 결합이 감소된 것을 관찰할 수 있었고 $300^{\circ}C$의 경우 약 $26{\sim}27cm^{-1}$의 Raman peak 간격을 통해 5~6층의 $MoS_2$ 박막이 형성 된 것을 확인할 수 있었다.

• 센서학회지
• /
• 제11권5호
• /
• pp.309-318
• /
• 2002

수평 전기로에서 $CdIn_2S_4$ 다결정을 합성하여 HWE(Hot Wall Epitaxy)방법으로 $CdIn_2S_4$ 단결정 박막을 반절연성 GaAs (100)기판에 성장시켰다. $CdIn_2S_4$ 단결정 박막의 성장 조건은 증발원의 온도 $630^{\circ}C$, 기판의 온도 $420^{\circ}C$였고 성장 속도는 $0.5\;{\mu}m/hr$였다. $CdIn_2S_4$ 단결정 박막의 결정성의 조사에서 10 K에서 광발광(photoluminescence) 스펙트럼이 463.9 nm (2.6726 eV)에서 exciton emission 스펙트럼이 가장 강하게 나타났으며, 또한 이중 결정 X-선 요동 곡선(DCRC)의 반폭치(FWHM)도 127 arcsec로 가장 작아 최적 성장 조건임을 알 수 있었다. Hall 효과는 van der Pauw 방법에 의해 측정되었으며, 온도에 의존하는 운반자 농도와 이동도는 293K에서 각각 $9.01{\times}10^{16}/cm^3$, $219\;cm^2/V{\cdot}s$였다. $CdIn_2S_4$/SI(Semi-Insulated) GaAs(100) 단결정 박막의 광흡수와 광전류 spectra를 293K에서 10K까지 측정하였다. 광흡수 스펙트럼으로부터 band gap $E_g(T)$는 Varshni 공식에 따라 계산한 결과 $2.7116eV-(7.74{\times}10^{-4}eV/K)T^2$/(T+434K)이었으며 광전류 스펙트럼으로부터 Hamilton matrix(Hopfield quasicubic mode)법으로 계산한 결과 crystal field splitting ${\Delta}cr$값이 0.1291 eV이며 spin-orbit ${\Delta}so$값은 0.0248 eV임을 확인하였다. 10K일 때 광전류 봉우리들은 n = 1일때 $A_1$-, $B_1$-와 $C_1$-exciton 봉우리임을 알았다.

• Bulletin of the Korean Chemical Society
• /
• 제29권8호
• /
• pp.1491-1494
• /
• 2008

A novel platinum aminoalkoxide complex, Pt$(dmamp)_2$ has been prepared by the reaction of cis-$(py)_2PtI_2$ with two equivalents of Na(dmamp) (dmamp = 1-dimethylamino-2-methyl-2-propanolate). Single-crystal X-ray crystallographic analysis shows that the Pt(dmamp)2 complex keeps a square planar geometry with each two nitrogen atoms and two oxygen atoms having trans configuration. Platinum films have been deposited on TaN/ Ta/Si substrates by metal organic chemical vapor deposition (MOCVD) using Pt$(dmamp)_2$. As-deposited platinum thin films did not contain any appreciable amounts of impurities except a little carbon. As the deposition temperature was increased, the films resistivity and deposition rate increased. The electrical resistivity (13.6 $\mu\Omega$cm) of Pt film deposited at 400 ${^{\circ}C}$ is a little higher than the bulk value (10.5 $\mu\Omega$cm) at 293 K. The chemical composition, crystalline structure, and morphology of the deposited films were investigated by X-ray photoelectron spectroscopy, X-ray diffraction, and atomic force microscopy.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2015년도 제49회 하계 정기학술대회 초록집
• /
• pp.210.1-210.1
• /
• 2015

최근 산화물 반도체에 대한 연구가 활발하게 이루어지고 있다. 비정질 산화물 반도체인 In-Ga-Zn-O (IGZO)는 기존의 비정질 실리콘에 비해 공정 단가가 낮으며 넓은 밴드 갭으로 인한 투명성을 가지고 있고, 저온 공정이 가능하여 다양한 기판에 적용이 가능하다. 반도체의 공정 과정에서 열처리는 소자의 특성 개선을 위해 필요하다. 일반적인 열처리 방법으로 furnace 열처리 방식이 주로 이용된다. 그러나 furnace 열처리는 시간이 오래 걸리며 일반적으로 고온에서 이루어지기 때문에 최근 연구되고 있는 유리나 플라스틱, 종이 기판을 이용한 소자의 경우 기판이 손상을 받는 단점이 있다. 이러한 단점들을 극복하기 위하여 저온 공정인 마이크로웨이브를 이용한 열처리 방식이 제안되었다. 마이크로웨이브 열처리 기술은 소자에 에너지를 직접적으로 전달하기 때문에 기존의 다른 열처리 방식들과 비교하여 에너지 전달 효율이 높다. 또한 짧은 공정 시간으로 공정 단가를 절감하고 대량생산이 가능한 장점을 가지고 있으며, 저온의 열처리로 기판의 손상이 없기 때문에 기판의 종류에 국한되지 않은 공정이 가능할 수 있을 것으로 기대된다. 따라서 본 연구에서는 마이크로웨이브 열처리가 소자의 전기적 특성 개선에 미치는 영향을 확인하였다. 제작된 IGZO 박막트렌지스터는 p-type bulk silicon 위에 thermal SiO2 산화막이 100 nm 형성된 기판을 사용하였다. RCA 클리닝을 진행한 후 RF sputter를 사용하여 In-Ga-Zn-O (1:1:1)을 70 nm 증착하였다. 이후에 Photo-lithography 공정을 통하여 active 영역을 형성하였고, 전기적 특성 평가가 용이한 junctionless 트랜지스터 구조로 제작하였다. 후속 열처리 방식으로 마이크로웨이브 열처리를 1000 W에서 2분간 실시하였다. 그리고 기존 열처리 방식과의 비교를 위해 furnace를 이용하여 N2 가스 분위기에서 $600^{\circ}C$의 온도로 30분 동안 열처리를 실시하였다. 그 결과, 마이크로웨이브 열처리를 한 소자의 경우 기존의 furnace 열처리 소자와 비교하여 우수한 전기적 특성을 나타내는 것을 확인하였다. 따라서, 마이크로웨이브를 이용한 열처리 공정은 향후 저온 공정을 요구하는 소자 공정에 활용될 수 있을 것으로 기대된다.

• 한국전기전자재료학회논문지
• /
• 제14권2호
• /
• pp.93-98
• /
• 2001

YMnO$_3$ films are excellent gate dielectric materials of ferroelectric random access memories (FRAMs) with MFSFET (metal -ferroelectric-semiconductor field effect transistor) structure because YMnO$_3$ films can be deposited directly on Si substrate and have a relatively low permittivity. Although the patterning of YMnO$_3$ thin films is the requisite for the fabrication of FRAMs, the etch mechanism of YMnO$_3$ thin films has not been reported. In this study, YMnO$_3$thin films were etched with Cl$_2$/Ar gas chemistries in inductively coupled plasma (ICP). The maximum etch rate of YMnO$_3$ film is 285$\AA$/min under Cl$_2$/(Cl$_2$+Ar) of 1.0, RF power of 600 W, dc-bias voltage of -200V, chamber pressure of 15 mTorr and substrate temperature of $25^{\circ}C$. The selectivities of YMnO$_3$ over CeO$_2$ and $Y_2$O$_3$ are 2.85, 1.72, respectively. The selectivities of YMnO$_3$ over PR and Pt are quite low. Chemical reaction in surface of the etched YMnO$_3$ thin films was investigated with X-ray photoelectron spectroscopy (XPS) surface of the selected YMnO$_3$ thin films was investigated with X-ray photoelectron spectroscopy(XPS) and secondary ion mass spectrometry (SIMS). The etch profile was also investigated by scaning electron microscopy(SEM)

• Progress in Superconductivity
• /
• 제8권2호
• /
• pp.181-185
• /
• 2007

For more than two decades Nb trilayer ($Nb/Al_2O_3/Nb$) process has been serving as the most stable fabrication process of the Josephson junction integrated circuits. Fast development of semiconductor fabrication technology has been possible with the recent advancement of the fabrication equipments. In this work, we took an advantage of advanced fabrication equipments in developing a superconducting Arithmetic Logic Unit (ALU) by using Nb trilayers. The ALU is a core element of a computer processor that performs arithmetic and logic operations on the operands in computer instruction words. We used DC magnetron sputtering technique for metal depositions and RF sputtering technique for $SiO_2$ depositions. Various dry etching techniques were used to define the Josephson junction areas and film pattering processes. Our Nb films were stress free and showed the $T{_c}'s$ of about 9 K. To enhance the step coverage of Nb films we used reverse bias powered DC magnetron sputtering technique. The fabricated 1-bit, 2-bit, and 4-bit ALU circuits were tested at a few kilo-hertz clock frequency as well as a few tens giga-hertz clock frequency, respectively. Our 1-bit ALU operated correctly at up to 40 GHz clock frequency, and the 4-bit ALU operated at up to 5 GHz clock frequency.