• 한국광학회지
• /
• 제3권4호
• /
• pp.258-265
• /
• 1992

저압화학기상증착법으로 Si 기판에 $P_{2}O_{5}-SiO_{2}$ 광도파박막계를 제작하였다. 제작된 박막의 광도파손실율은 1.65dB/cm이었으나 $1100^{\circ}C$에서 열처리한 뒤에는 0.1dB/cm 이하로 크게 감소하였다. 레이저 노광법과 활성이온식각법으로 광도파로를 제작하여 $1100^{\circ}C$에서 열처리하였다. 열처리 결과 도파로 코어의 모양은 사각형에서 반원형으로 바뀌었으며 0.6328$\mu$m에서 0.03dB/cm 그리고 1.53$\mu$m에서 0.04dB/cm의 낮은 도파손실율을 나타내었다. 도파로의 도파손실율이 감소하는 이유로는 고온 열처리과정에서 첫째 박막조직과 결합하여 광흡수를 일으키는 수소가 확산 방출되고 둘째 광산란을 일으키는 도파로의 거친 계면 및 박막조직이 재형성되며, 셋째 식각법으로 도파로를 만들때 생기는 도파로 코어의 거친 계면이 매끄럽게되어 도파광의 산란손실이 중어들기 때문으로 생각된다.

• 한국산학기술학회논문지
• /
• 제11권2호
• /
• pp.409-413
• /
• 2010

실리콘 기판에 GaN 에피성장을 확인하기 위해, P형 Si(100) 기판 전면에 버퍼층으로 10 nm 두께의 코발트실리사이드를 형성시켰다. 형성된 코발트실리사이드 층을 HF로 크리닝하고, PA-MBE (plasma assisted-molecular beam epitaxy)를 써서 저온에서 500 nm의 GaN를 성막하였다. 완성된 GaN은 광학현미경, 주사탐침현미경, TEM, HR-XRD를 활용하여 특성을 확인하였다. HF 크리닝을 하지 않은 경우에는 GaN 에피택시 성장이 진행되지 않았다. HF 크리닝을 실시한 경우에는 실리사이드 표면의 국부적인 에칭에 의해 GaN성장이 유리하여 모두 GaN $4\;{\mu}m$ 정도의 두께를 가진 에피택시 성장이 진행되었다. XRD로 GaN의 <0002> 방향의 결정성 (crsytallinity)을 $\omega$-scan으로 판단한 결과 Si(100) 기판의 경우 2.7도를 보여 기존의 사파이어 기판 정도로 우수할 가능성이 있었다. 나노급 코발트실리사이드를 버퍼로 채용하여 GaN의 에피성장이 가능할 수 있었다.

• 폴리머
• /
• 제37권3호
• /
• pp.373-378
• /
• 2013

폴리카보네이트(PC) 필름을 유연기판으로 사용하기 위해서는 $SiO_x$ 증착에 의한 베리어 특성 개선이 필요하며 이때 베리어 층과 PC 계면 접착력이 매우 중요하다. 본 연구에서는 언더 코팅, UV/$O_3$ 및 저온 플라즈마와 같은 다양한 표면 처리 방법에 의하여 PC 필름 표면을 개질하여 표면의 물리적 화학적 변화가 증착된 베리어 층 계면 접착력에 미치는 영향을 살펴보았다. 표면 처리 전의 PC 필름은 표면 거칠기 및 표면 에너지가 매우 낮아 $SiO_x$ 베리어 층과의 접착력이 현저히 떨어짐을 알 수 있었다. PC 필름을 저온 플라즈마로 표면 처리한 결과, 표면의 거칠기 증가와 극성 관능기 생성에 의하여 극성 표면 에너지가 향상되는 반면 UV/$O_3$ 처리의 경우, 표면 거칠기 변화 없이 표면에 생성된 극성 관능기에 의해 극성 표면 에너지가 증가됨을 알 수 있었다. 이러한 표면의 변화는 베리어층과 PC 기판의 계면 접착력 증가에 기여함을 알 수 있었다. 표면 처리 방법으로 언더 코팅을 사용하는 경우 표면에 에너지를 가하지 않아도 코팅제의 아크릴산과 $SiO_x$의 접착력 향상에 의하여 PC 필름과의 계면 접착력이 증가되며 유무기 하이브리드 다층 구조에 의한 베리어 특성 개선이 함께 일어남을 알 수 있었다.

• Korean Chemical Engineering Research
• /
• 제62권3호
• /
• pp.262-268
• /
• 2024

본 연구에서는 고성능 리튬이온전지용 음극 소재로써 2차원 구조의 티타늄 카바이드(MXene)와 나노 실리콘의 정전기적 결합을 통한 MXene/Si 음극 복합소재를 제조하였다. LiF/HCl을 이용하여 Ti₃AlC₂ MAX를 에칭해 Ti₃C₂T_x MXene을 제조하였으며, 정전기적 결합을 형성하기 위해 나노 실리콘의 표면을 CTAB (Cetyltrimethylammonium bromide)을 활용하여 양전하로 대전하였다. MXene/Si 음극 복합소재는 제조된 MXene과 대전 된 실리콘의 간단한 혼합 공정을 통해 성공적으로 제조되었다. 제조된 복합소재의 물리적 특성과 전기화학적 특성을 MXene과 실리콘의 조성비에 따라 조사하였으며, 전극의 안정성을 평가하기 위해 충·방전 사이클 후의 전극 표면을 분석하였다. MXene/Si 복합소재는 MXene 대비 실리콘 조성 비율이 2, 3 및 4로 증가할수록 1962.9, 2395.2 및 2504.3 mAh/g의 높은 초기 방전용량을 나타내었다. MXene과 실리콘 조성비가 1 : 4인 MXene/Si-4는 100 사이클에서 1387.5 mAh/g의 가역 용량과 74.5%의 용량 유지율을 나타내었으며, 4.0 C의 높은 율속에서도 700.5 mAh/g으로 높은 용량을 발현하였다. 이러한 결과를 통해 정전기적 결합으로 제조된 MXene/Si 복합소재는 고성능 리튬이온배터리용 음극소재로 적용 될 수 있다.

• 대한치과보철학회지
• /
• 제46권5호
• /
• pp.535-543
• /
• 2008

최근의 레진 접착시스템은 단계를 줄이고 적용과정을 간편화시키는데 주력하고 있으며, 치면에 bonding 및 conditioning 과정 없이 바로 적용 가능한, one-step의 새로운 자가 접착 레진시멘트 (self-adhesive resin luting cement)들이 소개되어 임상에 사용되고 있다. 이에 본 연구의 목적은 자가 접착 레진시멘트와 기존의 레진시멘트의 상아질에 대한 전단 결합 강도를 비교해보고, 자가 접착 레진시멘트 적용시 치면의 식각 처리 여부가 전단 결합 강도에 미치는 영향에 관하여 알아보고자 하는 것이다. 본 연구를 위해 최근 6개월 내 발치된 비교적 건전한 성인의 대구치 45개를 아크릴릭 레진으로 매몰한 다음, 800 grit SiC연마지로 연마를 시행하여 상아질을 노출시켰다. 15개의 치아를 한 군으로 하여, 세 가지 실험군으로 분류하였다. Group 1) 치면에 아무런 전처리 없이 RelyX Unicem 접착. Group 2) 치면에 인산 산부식 처리 후, RelyX Unicem 접착, Group 3) 치면에 Syntac primet + Syntac adhesive + Heliobond 처리 후 Variolink II 접착. 전처리가 완료된 치아 시편 위에 플라스틱 튜브 (직경 3 mm, 높이 3 mm)를 고정한 다음, 제조사의 지시에 따라 각 레진 시멘트를 혼합하여 링 안을 채우고, 광중합을 시행하였다. 접착이 완료된 시편은 $37^{\circ}C$ 항온수조 (증류수)에서 24시간 동안 보관 후, 만능 시험기를 이용하여 1mm/min의 cross head speed로 결합강도를 측정하였으며, 확대경 하에서 파절 양상을 분류 관찰하고, 주사전자현미경을 이용하여 미세구조를 관찰하였다. 측정결과는 SPSS WIN 12.0 프로그램을 사용하여 분석하였으며 다음과 같은 결과를 얻었다. 1. RelyX Unicem의 상아질에 대한 전단결합강도는 Variolink II와 유의한 차이를 보이지 않았다. 2. 상아질에 대한 인산 산부식 처리는 RelyX Unicem과의 전단결합강도를 낮게 하였다. 3. RelyX Unicem과 Variolink II에서는 혼합 파절의 비율이 컸으며, 전단결합강도가 낮았던 인산 산부식 처리 후 RelyX Unicem을 접착한 경우에서는 전체 시편에서 접착성 파절이 관찰되었다. 결론으로 말하면, 자가 접착 레진시멘트와 기존의 레진시멘트의 상아질에 대한 전단결합강도는 유의한 차이를 보이지 않으며, 인산 산부식 처리는 상아질에 대한 자가 접착 레진시멘트의 전단결합강도를 감소시킨다.

• 마이크로전자및패키징학회지
• /
• 제12권4호통권37호
• /
• pp.275-280
• /
• 2005

나노 임프린트 (NIL)와 포토 리소그라피를 접목시킨 combined nanoimprint and photolithography (CNP) 기술을 이용하여 나노 미세 패턴을 형성하였다. 일반적인 UV-NIL 스탬프의 양각 패턴 위에 Cr 금속막을 입힌 hybrid mask mold (HMM)을 E-beam writing과 plasma etching으로 제작하였다. HMM 전면에는 친수성 물질인 $SiO_2$를 코팅하여 점착방지막 역할의 self-assembled monolayer(SAM) 형성을 용이하게 함으로써 HMM과 transfer layer의 분리를 용이하게 하여 패턴 손상을 억제하였다. 또한, transfer layer에는 일반적인 monomer resin 대신에 건식 에칭에 대한 저항력이 높은 negative PR을 사용하였다. Photo-mask 역할을 하는 HMM의 Cr 금속막이 UV를 차단하여 잔류하게 되는 PR의 비경화층(unexpected residual layer)은 간단한 현상 공정으로 제거하여 PR 잔류층이 없는 나노 미세 패턴을 transfer layer에 형성하였다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2016년도 제50회 동계 정기학술대회 초록집
• /
• pp.404-404
• /
• 2016

태양전지 제작 시 표면에 피라미드 구조를 형성하면 입사되는 광의 흡수를 높여 광 생성 전류의 향상에 기여한다. 일반적인 KOH를 이용한 습식 표면조직화 공정은 평균 10%의 반사율을 보였으며, 유도 결합 플라즈마를 이용한 RIE 공정은 평균 5.4%의 더 낮은 반사율을 보였다. 그러나 RIE 공정을 이용한 표면조직화는 낮은 반사율과 서브 마이크론 크기의 표면 구조를 만들 수 있지만 플라즈마 조사에 의한 표면 손상이 많이 발생하게 된다. 이러한 표면 손상은 태양전지 제작 시 표면에서 높은 재결합 영역으로 작용하게 되어 포화 전류(saturation currents, $J_0$)를 증가시키고 캐리어 수명(carrier lifetime, ${\tau}$)을 낮추는 결함 요소로 작용한다. 이러한 플라즈마에 의한 표면 손상을 제거하기 위해 HF, HNO3, DI-water를 이용하여 DRE(Damage Remove Etching) 공정을 진행하였다. DRE 공정은 HF : DI-water 솔루션과 HNO3 : HF : DI-water 솔루션의 두 가지 공정을 이용하여 공정 시간을 가변하며 진행하였다. 포화전류($J_0$), 캐리어 수명(${\tau}$), 벌크 캐리어 수명(Bulk ${\tau}$)을 비교를 하기위해 KOH, RIE, RIE + DRE 공정을 진행한 세 가지 샘플로 실험을 진행하였다. DRE 공정을 적용할 경우 공정 시간이 지날수록 반사도가 높아지는 경향을 보였지만, 두 번째의 최적화된 솔루션 공정에서 $2.36E-13A/cm^2$, $42{\mu}s$의 $J_0$, Bulk ${\tau}$값과 가장 높은 $26.4{\mu}s$의 ${\tau}$를 얻을 수 있었다. 이러한 결과는 오제 재결합(auger recombination)이 가장 많이 발생하는 지역인 표면과 불균일한 도핑 영역에서 DRE 공정을 통해 나아진 표면 특성과 균일한 도핑 프로파일을 형성하게 되어 재결합 영역과 $J_0$가 감소 된 것으로 판단된다. 높아진 반사도의 경우 $SiN_x$를 이용한 반사방지막을 통해 표면 반사율을 1% 이내로 내릴 수 있어 보완이 가능하였다. 본 연구에서는 RIE 공정 중 플라즈마에 의해 발생하는 표면 손상 제거를 통하여 캐리어 라이프 타임의 향상된 조건을 찾기 위한 연구를 진행하였으며, 기존 RIE 공정에 비해 반사도의 상승은 있지만 플라즈마로 인한 표면 손상을 제거하여 오제 재결합에 의한 발생하는 $J_0$를 낮출 수 있었고 높은 ${\tau}$값인 $26.4{\mu}s$의 결과를 얻어 추후 태양전지 제작에 향상된 효율을 기대할 수 있을 것으로 기대된다.

• 전기전자학회논문지
• /
• 제12권3호
• /
• pp.138-143
• /
• 2008

본 논문에서 기존 반도체공정들이 갖는 리소그래피와 식각 등의 공정단계를 배제하는 direct-write 공정과 LAM(Laser Ablation of Microparticles) 공정을 이용하여 친환경적인 이점을 가질 수 있는 나선형 인덕터의 구조를 제안하고 주파수 특성을 확인하였다. 인덕터의 구조는 Si를 540${\mu}m$, $SiO_2$를 3${\mu}m$으로 하였으며, Cu 코일의 폭과 선간의 간격은 LAM 공정과 direct-write 공정을 이용할 수 있도록 각각 30${\mu}m$으로 설정하여 2회 권선하였다. 나선형 박막 인덕터의 성능을 나타내는 인덕턴스, quality-factor, SRF에 대한 주파수 특성을 HFSS로 시뮬레이션 하였다. Underpass와 via가 제거된 인덕터는 300-800MHz 범위에서 1.11nH의 인덕턴스, 5GHz에서 최대 38 정도의 품질계수를 가지며, SRF는 18GHz로 시뮬레이션 결과를 얻었다. 반면에 underpass와 via를 가지는 일반적인 인덕터는 300-800MHz 범위에서 1.12nH의 인덕턴스, 5GHz에서 최대 35 정도의 품질계수를 가지며, SRF는 16GHz로 시뮬레이션 결과를 얻을 수 있었다.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2001년도 하계학술대회 논문집
• /
• pp.832-835
• /
• 2001

We report the structural and electrical properties of hafnium oxide (HfO$_2$) films with tungsten silicide (WSi$_2$) metal gate. In this study, HfO$_2$thin films were fabricated by oxidation of sputtered Hf metal films on Si, and WSi$_2$was deposited directly on HfO$_2$by LPCVD. The hysteresis windows in C-V curves of the WSi$_2$HfO$_2$/Si MOS capacitors were negligible (<20 mV), and had no dependence on frequency from 10 kHz to 1 MHz and bias ramp rate from 10 mV to 1 V. In addition, leakage current was very low in the range of 10$^{-9}$ ~10$^{-10}$ A to ~ 1 V, which was due to the formation of interfacial hafnium silicate layer between HfO$_2$and Si. After PMA (post metallization annealing) of the WSi$_2$/HfO$_2$/Si MOS capacitors at 500 $^{\circ}C$ EOT (equivalent oxide thickness) was reduced from 26 to 22 $\AA$ and the leakage current was reduced by approximately one order as compared to that measured before annealing. These results indicate that the effect of fluorine diffusion is negligible and annealing minimizes the etching damage.

• 한국정보통신학회논문지
• /
• 제4권2호
• /
• pp.297-305
• /
• 2000

본 논문에서는 다양한 안테나 면적을 가지는 다결정실리콘(poly-Si) 및 폴리사이드(polycide) 게이트 물질을 게이트로 갖는 커패시터 및 n/p-MOS 트랜지스터를 사용하여 AAR(Antenna Area Ratio)의 크기에 따른 플라즈마 피해를 측정 및 분석하였다. 플라즈마 공정에 대한 신뢰도 특성을 조사하기 위해, MOS 소자의 게이트 물질을 달리하여 플라즈마 공정에 대한 초기 특성 및 F-N 스트레스와 hot carrier 스트레스 인가시의 n/p-MOSFET의 열화 특성을 측정한 결과 금속 AR에 의하여 플라즈마 공정의 영향을 받는 것으로 관찰되었다. 폴리사이드 게이트 구조가 다결정실리콘 게이트 구조보다 AAR에 따른 정전류 스트레스 인가시의 TDDB(Time Dependent Dielectric Breakdown)및 게이트 전압의 변화 등과 같은 신뢰성 특성에서 상당히 개선됨을 알 수 있었다. 이는 텅스텐 폴리사이드 형성 공정 중에 불소가 게이트 산화막에 함유되었기 때문인 것으로 설명할 수 있으며, 게이트 물질로 폴리사이드를 사용한 소자에서 플라즈마 영향을 줄일 수 있다는 사실이 차세대 MOS 소자의 게이트 박막으로 폴리사이드 게이트 박막을 활용할 수 있는 가능성을 확인하였다.