• Journal of the Korean Crystal Growth and Crystal Technology
• /
• v.8 no.2
• /
• pp.307-314
• /
• 1998

PZT thin films were fabricated by the Sol-gel method. Starting materials used for the preparation of the stock solution were Pb-acetate trihydrate, Zr-normal propoxide and Ti-isopropoxide. 2-Methoxyethanol and iso-propanol were used for solution. For studying the diffusion of Pb ion into the substrates. We used bare Si substrate, $SiO_2/Si$ substrates which was produced by thermal oxidation and $TiO_2/SiO_2/Si$ which was mad by Sol-gel method. Densification and adhesion of thin films were observed by SEM. Phase formation of thin films and diffusion of Pb ion into the substrate were examined by XRD and ESCA, respectively. In the case of bare Si and $SiO_2/Si$ substrate, we obtained the perovskite phase at $700^{\circ}C$ and restricted a little the diffusion of Si ion into the film with $SiO_2$ buffer layer. In the case of $TiO_2/SiO_2/Si$, perovskite phase were obtained at $500^{\circ}C$ and the diffusion of Pb ion and Si ion were restriced.

• Journal of the Korean Vacuum Society
• /
• v.4 no.3
• /
• pp.319-326
• /
• 1995

초고진공에서 Si(100)-2X1 기판 위에 Pt를 약 100$\AA$의 두께로 증착한 후 in-situ로 열처리하는 고상에피택셜 성장법으로 PtSi 박막을 형성시켰다. XRD와 XPS 분석 결과 $200^{\circ}C$로 열처리한 시료에서는 Pt3Si, Pt2Si와 PtSi의 상이 섞여 있었으나 50$0^{\circ}C$로 열처리한 시료에서는 PtSi의 단일상만 확인되었으며, 형성된 PtSi 박막은 주상구조와 판상구조의 이중구조를 나타내었다. 기판 온도를 $500^{\circ}C$로 유지하면서 Pt를 증착한 후 $750^{\circ}C$에서 열처리한 경우에는 판상구조를 갖는 양질의 PtSi 박막이 에피택셜 성장되었다. HRTEM분석 결과 에피텍셜 성장된 PtSi와 기판 Si(100)의 계면은 PtSi[110]//Si[110], ptSi(110)//Si(100)의 정합성을 가졌다. 판상구조를 갖는 PtSi상의 에피택셜 방향은 기판과 열처리 온도에는 의존하나 열처리 시간에는 무관한 것으로 나타났다.

• Korean Journal of Materials Research
• /
• v.8 no.7
• /
• pp.579-583
• /
• 1998

Silicide layer structures, agglomeration of silicide layers, and dopant redistributions for the Co/Ti bilayer sputter-deposited on the P-doped polycrystalline Si substrate and subjected to rapid thermal annealing were investigated and compared with those on the single Si substrate. The $CoSi_2$ phase transition temperature is higher and agglomeration of the silicide layer occurs more severely for the Co/Ti bilayer on the doped polycrystalline Si substrate than on the single Si substrate. Also, dopant loss by outdiffusion is much more significant on the doped polycrystalline Si substrate than on the single Si substrate. All of these differences are attributed to the grain boundary diffusion and heavier doping concentration in the polycrystalline Si. The layer structure after silicidation annealing of Co/ Tildoped - polycrystalline Si is polycrystalline CoSi,/polycrystalline Si, while that of Co/TiI( 100) Si is Co- Ti- Si/epi- CoSi,/(lOO) Si.

• 한국신재생에너지학회:학술대회논문집
• /
• 2009.06a
• /
• pp.92-92
• /
• 2009

실리콘 기판과 비정질 실리콘 박막 사이의 계면특성은 실리콘 이종접합 태양전지의 효율을 높이는데 있어서 중요한 요소이다. 이종접합 태양전지에서는 n형 실리콘 기판 위에 비정질 실리콘 막을 증착시키는데 이 때 비정질 실리콘 막이 증착되면서 (111)면과 (111)면이 만나는 조직화된 피라미드의 골 사이에서 부분적으로 실리콘의 에피층이 성장하게 된다. 이 에피층이 결정질 실리콘 기판과 비정질 실리콘 막 사이의 계면 특성을 떨어뜨려 이종접합 태양전지의 효율이 감소하게 된다. 본 연구에서는 n형 실리콘 기판을 이용한 고효율 실리콘 이종접합 태양전지 제작을 위하여 실리콘 기판의 조직화 상태를 다르게 하여 셀을 제작하였다. 이에 큰 피라미드 형상의 조직화된 기판 표면, 작은 피라미드 형상의 조직화된 기판 표면, 큰 피라미드 형상을 라운딩 시킨 기판 표면, 작은 피라미드 형상을 라운딩 시킨 기판 표면을 제작하여 기판 종류에 따른 이종접합 태양전지를 제작하여 특성을 비교 하였다.

• Journal of IKEEE
• /
• v.23 no.1
• /
• pp.326-329
• /
• 2019

Gallium nitride(GaN) has been a superior candidate for the next generation power electronics. As GaN-on-Si substrate technology is mature, there has been new demand for monolithic integration of GaN technology with Si CMOS devices. In this work, (110)Si CMOS process was developed and the fabricated devices were evaluated in order to confirm the feasibility of utilizing domestic foundry facility for monolithic integration of Si CMOS and GaN power devices.

• 한국신재생에너지학회:학술대회논문집
• /
• 2009.11a
• /
• pp.367-369
• /
• 2009

플렉서블 태양전지용 연성기판재에는 플라스틱재와 금속재가 있다. 기존의 연성기판인 플라스틱의 경우 열과, 내구성, 화학약품에 약하다는 단점이 있으며, 금속기판은 높은 생산원가, 박판화의 어려움 등의 문제를 안고 있다. 일반적으로 기판재와 cell을 구성하는 반도체 층의 열팽창 거동 차이에 의한 열 변형이 태양전지의 공정안정성에 영향을 주는 것으로 알려져 있으며, cell을 구성하는 반도체 층과 열팽창 거동이 유사한 금속기판재의 적용이 필요하다. Si 박막 태양전지의 경우 Si 열팽창 거동과 비슷한 특성을 갖는 기판재의 개발이 필요하다. 전주법을 적용하여 조성이 다른 Ni계 합금의 열팽창 거동을 TMA 장비를 사용하여 측정하였다. 그리고 전산해석 Tool을 활용하여 가상의 Si 박막 태양전지 제조공정을 설정하고 고온 공정온도에서 상온으로 냉각시 발생되는 층간 열변형 연구를 수행하였고 열팽창 거동이 다른 합금 상에 Si층을 증착하여 열 충격에 의한 결함 발생여부를 관찰하였다.

• Journal of the Microelectronics and Packaging Society
• /
• v.25 no.2
• /
• pp.49-53
• /
• 2018

Recently, technologies for integrating various devices such as a flexible device, a transparent device, and a MEMS device have been developed. The key processes of heterogeneous device manufacturing technology are chip or wafer-level bonding process, substrate grinding process, and thin substrate handling process. In this study, the effect of Si substrate grinding process on the electrical properties of tin oxide thin films applied as transparent thin film transistor or flexible electrode material was investigated. As the Si substrate thickness became thinner, the Si d-spacing decreased and strains occurred in the Si lattice. Also, as the Si substrate thickness became thinner, the electric conductivity of tin oxide thin film decreased due to the lower carrier concentration. In the case of the thinner tin oxide thin film, the electrical conductivity was lower than that of the thicker tin oxide thin film and did not change much by the thickness of Si substrate.

• Korean Journal of Materials Research
• /
• v.11 no.5
• /
• pp.427-430
• /
• 2001

We prepared 10cm-diameter Si(100)/500 $\AA$-Si$_3$N$_4$/Si(100) wafer Pairs adopting 500 $\AA$ -thick Si$_3$N$_4$layer as insulating layer between single crystal Si wafers. Si3N, is superior to conventional SiO$_2$ in insulating. We premated a p-type(100) Si wafer and 500 $\AA$ -thick LPCVD Si$_3$N$_4$∥Si (100) wafer in a class 100 clean room. The cremated wafers are separated in two groups. One group is treated to have hydrophobic surface and the other to have hydrophilic. We employed a FLA(fast linear annealing) bonder to enhance the bond strength of cremated wafers at the scan velocity of 0.1mm/sec with varying the heat input at the range of 400~1125W. We measured bonded area using a infrared camera and bonding strength by the razor blade crack opening method. We used high resolution transmission electron microscopy(HRTEM) to probe cross sectional view of bonded wafers. The bonded area of two groups was about 75%. The bonding strength of samples which have hydrophobic surface increased with heat input up to 1577mJ/$m^2$ However, bonding strength of samples which have hydrophilic surface was above 2000mJ/$m^2$regardless of heat input. The HRTEM results showed that the hydrophilic samples have about 25 $\AA$ -thick SiO layer between Si and Si$_3$N$_4$/Si and that maybe lead to increase of bonding strength.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2000.02a
• /
• pp.61-61
• /
• 2000

Device의 고성능화를 위하여 소자의 고속화, 고집적화가 가속됨에 따라 SALICIDE Process가 더욱 절실하게 요구되고 있다. 이러한 SALICIDE Process의 재료로써는 metal/silicide 중에서 비저항이 가장 낮은 TiSi2(15-25$\mu$$\Omega$cm), CoSi2(17-25$\mu$$\Omega$cm)가 일반적으로 많이 연구되어 왔다. 그러나 Ti-silicide의 경우 Co-silicide는 배선 선폭의 감소에 따른 면저항 값의 변화가 작으며, 고온에서 안정하고, 도펀트 물질과 열역학적으로 안정하여 화합물을 형성하지 않는다는 장점이 있으마 Ti처럼 자연산화막을 제거할 수 없어 Si 기판위에 자연산화막이 존재시 균일한 실리사이드 박막을 형성할 수 없는 단점등을 가지고 있다. 본 연구에서는 Ti Capping layer 에 의한 균일한 Co-silicide의 형성을 일반적인 Si(100)기판과 SCl 방법에 의하여 chemical Oxide를 성장시킨 Si(100)기판의 경우에 대하여 연구하였다. 스퍼터링 방법에 의해 Co를 150 증착후 capping layer로써 TiN, Ti를 각각 100 씩 증착하였다. 열처리는 RTP를 이용하여 50$0^{\circ}C$~78$0^{\circ}C$까지 4$0^{\circ}C$ 구간으로 N2 분위기에서 30초 동안 열처리를 한후, selective metal strip XRD, TEM의 분석장비를 이용하여 관찰하였다. lst RTP후 selective metal strip 후 면저항의 측정과 XRD 분석결과 낮은 면저항을 갖는 CoSi2로의 상전이는 TiN capping과 Co 단일박막이 일반적인 Si(100)기판과 interfacial oxide가 존재하는 Si(100)기판위에서 Ti capping의 경우보다 낮은 온도에서 일어났다. 또한 CoSi에서 CoSi2으로 상전이는 일반적인 Si(100)기판위에서 보다 interfacial Oxide가 존재하는 Si(100)기판 위에 TiN capping과 Co 단일박막의 경우 열처리 후에도 Oxide가 존재하는 불균인한 CoSi2박막을 관찰하였으며, Ti capping의 경우 Oxise가 존재하지 않는 표면과 계면이 더 균일한 CoSi2 박막을 형성 할 수 있었다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2015.08a
• /
• pp.193.1-193.1
• /
• 2015

실리콘 (Si) 기판 위에 고품질의 갈륨질화물 (GaN) 박막을 성장시키기 위한 노력이 계속되고 있다. 실리콘 기판은 사파이어 기판 보다 경제적인 측면에서 유리하고, 실리콘 직접화 공정에 GaN 소자를 쉽게 접목 가능하다는 장점이 있다. GaN 박막은 2차원 전자 가스형성을 통한 고속소자, 직접 천이형 밴드갭을 이용한 발광소자 및 고전압 소자로써 활용 가능한 물질이다. 종래에는 Si(100) 및 Si(111) 기판 위에 GaN 박막 성장에 대한 연구가 주로 진행되었다. 하지만 대칭성과 격자 불일치도 등 결정학적 특성을 고려할 때 Si(100) 기판 위에 고품질의 GaN 박막을 성장시키는 것은 쉽지 않다. Si(111) 기판은 실리콘 소자 직접화 공정에 적합하지 못한 단점을 가지고 있다. 반면, 최근 Si(110) 기판 위에서 비등방적 변형 제어를 통한 고품질 GaN 박막 성장이 보고 되어 실리콘 집적 소자와 결합한 고전압 소자 및 고속소자 구현에 관한 연구가 진행되고 있다. 본 연구에서는 투과전자현미경 연구를 바탕으로 Si(110) 기판 위에 성장된 GaN의 미세구조에 관한 연구를 소개한다. 열팽창계수의 차이에 의한 GaN 박막 내 결함 생성을 줄이기 위하여 AlN 완충층이 사용되었다. GaN 박막을 암모니아 ($NH_3$) 유량이 다른 조건에서 성장시킴으로써 GaN 박막 미세구조의 암모니아 유량 의존성에 관한 연구를 진행하였다. GaN 박막에서 투과전자현미경 연구와 X-ray 회절 연구를 통하여 결함 거동 및 결정성을 확인하였다. $NH_3$ 유랑이 증가함에 따라 GaN의 성장 거동이 3차원에서 2차원으로 변화됨을 관찰하였다. 또한, 전위밀도의 증가도 확인되었다. $NH_3$ 유량이 낮은 경우 GaN 전위는 AlN와 GaN 경계에 주로 위치하고 GaN 표면 근처에는 전위밀도가 감소하였으나, $NH_3$ 유량이 높을 경우 GaN 박막 표면까지 전위가 관통됨을 확인하였다.