• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2003년도 학술회의 논문집 정보 및 제어부문 B
• /
• pp.665-668
• /
• 2003

In this paper, we have designed and implemented the RAID controller board which connects to the host computer with serial ATA interface and connects to the disks with parallel ATA interface. Serial ATA interface is proposed to overcome the design limitation of parallel ATA while enabling the storage interface to scale with the slowing media rate demands for PC platforms. Serial ATA is to replace parallel ATA with the compatibility with existing operating systems and drivers, adding performance headroom for years to come. It Moreover, serial ATA provides even faster transfer rate of 150 Mbytes/s which is larger than that of current parallel ATA. The RAID controller board designed in this paper combines up to 4 disks with parallel ATA interface, and connects to PC host computer with serial ATA interface. We have implemented RAID controller using Verilog HDL language with FPGA chip. The RAID controller supports RAID level 0 and 1 functionality. Experimently, the average read/write performance of parallel ATA interface is about 30 Mbytes/s. Therefore, when 4 parallel disks is connected to the RAID controller board, we can get almost full throughput of serial ATA protocol using the RAID level 0 configuration with 4 disks.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2003년도 통신소사이어티 추계학술대회논문집
• /
• pp.365-368
• /
• 2003

In this Paper, we report a design of Serial ATA Transpor layer. The functionalities of the Serial ATA transport layer are first described on RTL via verilog. The compiled code are then fed to a synthesizer synopsys to get the actual hardware from 0.35$\mu\textrm{m}$ SAMSUNG standard cell library. The designed functionalities of this chip will be verified using test bold with FPGA equipment and ATS2 digital test equipment.

• 대한전자공학회논문지SD
• /
• 제41권2호
• /
• pp.39-45
• /
• 2004

본 논문에서는 직렬 ATA 물리층에 대한 설계 및 칩 제작 후 테스트 결과와 성능 평가를 서술하였다. 직렬 ATA 의 물리층은 +/-250㎷ 의 전압 레벨과 1.5㎓ 속도를 지니는 차등 NRZ 직렬 데이터 스트림을 송신 및 수신하는 회로와 1.5㎓ 송신 PLL 회로, 수신된 1.5Gbps 직렬 데이터 스트림에서 데이터 및 송신 클럭을 복원하는 회로와 SERDES 회로 및 OOB 신호 발생 및 검파 회로 등으로 구성하였다. 설계된 직렬 ATA 물리층은 UMC 사의 0.18㎛ 표준 CMOS 공정을 이용하여 칩으로 제작 후 성능을 검증하였다. 특성 검토 결과 대부분 사양을 만족하였고, 데이터 전송 속도 1.5Gbps 사양은 실지 측정치가 1.38Gbps 로 목표 사양에 8％ 미달되었다.

• 한국통신학회논문지
• /
• 제29권1A호
• /
• pp.93-98
• /
• 2004

직렬 ATA(Advanced Technology Attachment) 인터페이스는 비교적 저렴하고 성능이 우수하며. 현재 고속의 데이터 전송과 처리량을 요구하는 수요에 적합한 기술이다. 본 논문에서는 직렬 ATA의 링크층에서 오류 감지와 직류 balance를 위한 동작 주파수 150MHz에서의 Bb/10b 인코더 및 디코더의 설계 및 구현 방법과 제작된 칩의 테스트를 위한 테스트 보드 및 테스트 방법을 제시하였다. 제안된 인코더 및 디코더는 각각 5b/6b 과 3b/4b으로 나뉘어서 인코딩 되도록 설계하였으며, Top-Down 설계 방식을 사용하여 Verilog HDL로 기술하고. Synopsys로 합성된 넷리스트로 게이트 수준의 동작을 확인하였다 제작된 칩은 삼성 $0.35{\mu}m$ CMOS 표준 셀 라이브러리를 이용하였고. 칩 면적은 1.5mm * 1.5mm 이며. 전원 전압은 3.3V를 사용하였다. 테스트 보드 및 FPGA를 통하여 생성된 입력 테스트 벡터를 이용하여 100MHz로 정상 동작 검증을 테스트하였고, ATS2 테스트 장비를 이용하여 100MHz 동작 검증을 하였다. 본 논문에서 제안된 Bb/10b 인코더 및 디코더 블록은 고속의 데이터 통신을 위한 IP로써 활용 가능하다.

• 대한전자공학회논문지SD
• /
• 제41권7호
• /
• pp.63-70
• /
• 2004

본 논문에서는 PC 의 스토리지 인터페이스로 사용되는 병렬 ATA를 대체하게 될 새로운 표준인 직렬 ATA 의 링크 층과 물리 층을 설계하였다. 링크층에서는 CRC 생성 및 오류 감지, 스크램블링 회로, 8b/10b 복호화/부호화 회로 및 프리미티브 생성/검파 회로로 구성되었다. 물리 층은 직렬화/병렬화 회로와 전원 초기 인가시의 리셋 발생회로, OOB 신호 발생/검파 회로, 데이터로부터 클록을 복원하는 회로, 스？치 회로 및 임피이던스 조정 회로와 콤마 발생/감지 회로로 설계하였나. 또한 불리 층과 링크층의 동작을 확인하기 위한 테스트 제어 블록과 BIST(Built In Self Test) 블록을 설계하였다. UMC 사의 0.18㎛ 표준 CMOS 공정을 이용하여, 칩으로 제작 후 특성을 검증하였다. 링크 층에서 요구하는 모든 기능 및 특성은 사양을 만족하였고, 물리 층의 출력 전압 및 드라이버 출력 지터, OOB 신호등의 특성도 만족하였다. 데이터 전송 율은 1.5Gbps 속도의 사양목표치에 비해서, 실제 측정된 데이터 전송 속도는 1.28Gbps로 측정되었다. 회로 시뮬레이션에 의한 확인 결과, 레이아웃에서의 배선에 대한 기생 성분의 영향에 의한 것으로 분석되었다.

• 마이크로전자및패키징학회지
• /
• 제20권4호
• /
• pp.69-74
• /
• 2013

In this paper, the impact of integrating large number of I/O (Input-Output) and Core power Delivery Network (PDN) on a 6 layers Flip-Chip Ball Grid Array (FCBGA) package is investigated. The impact of core induced supply noise on high-speed I/O interfaces, and high-speed I/O interface's supply noise coupling to adjacent high-speed I/O interfaces' jitter impact are studied. Concurrent stress validation software is used to induce SSO noise on each individual I/O interfaces; and at the same time; periodic noise is introduced from Core PDN into the I/O PDN domain. In order to have the maximum coupling impact, a prototype package is designed to merge the I/O and Core PDN as one while impact on jitter on each I/O interfaces are investigated. In order to understand the impact of the Core to I/O and I/O to I/O noise, the on-die noise measurements were measured and results were compared with the original PDN where each I/O and Core PDN are standalone and isolated are used as a benchmark.

• 전기전자학회논문지
• /
• 제15권2호
• /
• pp.129-133
• /
• 2011

A spread spectrum clock generation is an efficient way to reduce electro-magnetic interference (EMI) radiation in modern mixed signal chip systems. The proposed circuit generates the spread spectrum clock by directly injecting the modulation voltage into the voltage-controlled oscillator (VCO) current source for SATA II. The resulting 33KHz modulation profile has a Hersey-Kiss shape with a rounded peak. The chip has been fabricated using $0.18{\mu}m$ CMOS process and test results show that the proposed circuit achieves 0.509% (5090ppm) down spreading at 1.5GHz and peak power reduction of 10dB. The active chip area is 0.36mm ${\times}$ 0.49mm and the chip consumes 30mW power at 1.5GHz.

• 한국정보과학회:학술대회논문집
• /
• 한국정보과학회 2003년도 봄 학술발표논문집 Vol.30 No.1 (A)
• /
• pp.127-129
• /
• 2003

현재 데이터의 양은 인터넷 관련 비즈니스/전자상거래 등 인터넷 프로토콜(IP) 네트워크를 이용한 저장 장치의 데이터 증가를 가져오게 되었다. 본 논문에서는 펜티엄 프로세서, 고속 이더넷 IDE RAID 시스템 (IDE RAID Controller와 IDE 디스크로 구성)과 iSCSI(Internet Small Computer System Interface) 프로토콜을 이용하여 저렴한 비용으로 비교적 우수한 성능의 리눅스 기반의 저장장치 시스템을 설계 구현하였다. 또한 저장장치 시스템의 벤치마크 프로그램인 ioZone을 사용하여 SCSI RAID 시스템으로 구성된 저장 장치 시스템과의 성능을 비교 분석하여 가격대비 성능이 비교적 우수함을 보여준다. 끝으로. 향후 SATA(Serial ATA)를 이용한 저장장치 시스템의 전망을 가늠해본다.

• 정보과학회 컴퓨팅의 실제 논문지
• /
• 제23권7호
• /
• pp.428-433
• /
• 2017

최근 데이터센터, 소셜 네트워크 서비스 등과 같은 고성능 컴퓨팅을 요구하는 환경에서는 기존 하드디스크를 대체할 수 있는 고성능 비휘발성 메모리 저장장치의 수요가 급증하고 있다. 이러한 비휘발성 메모리의 성능은 호스트와 저장장치를 연결해주는 인터페이스에 따라 크게 좌우될 수 있다. 저장장치의 인터페이스는 계속 발전해왔으며, 기존 하드디스크에 기반을 둔 SAS/SATA 인터페이스를 대체할 수 있는 NVMe 인터페이스가 최근에 등장하였다. NVMe 인터페이스는 높은 확장성을 가지며 기존 인터페이스에 비해 낮은 지연시간을 제공한다. 본 논문은 다양한 워크로드를 통해 NVMe 저장장치의 성능을 평가하고 분석한다. 또한 NVMe 저장장치와 기존 SATA 저장장치와의 가격 대비 성능비를 비교하고 평가한다.

• 융합신호처리학회논문지
• /
• 제18권2호
• /
• pp.55-61
• /
• 2017

전파천문분야에서 관측데이터의 저장을 위해 대용량 HDD를 RAID로 연결한 디스크 팩을 활용하고 있다. VLBI 관측의 경우 관측속도가 빨라지고 광대역으로 확장되면서 많은 양의 관측데이터를 저장해야 한다. HDD는 사용회수가 많아질수록 고장이 많이 발생하고 있으며, 이것을 찾아서 복구하는데 많은 시간이 소요된다. 또한 고장난 HDD를 계속 사용할 경우 관측데이터의 손실이 발생한다. 그리고 새 HDD를 구입하여 많은 비용도 필요하게 된다. 본 연구에서는 FirmOS를 이용하여 SATA HDD의 무결성 검사 시스템을 개발하였다. FirmOS는 일반 서버보드와 CPU를 갖는 시스템에서 특정목적에만 동작하도록 개발한 OS이다. 개발한 시스템은 FirmOS 기반에서 SATA HDD의 물리적인 영역에 특정 패턴의 데이터를 쓰고 읽는 과정을 수행한다. 그리고 HDD 제어기의 메모리 영역에서 HDD로부터 읽어들인 저장된 패턴 데이터와 비교를 수행하는 방식으로 HDD의 무결성 검사를 확인하는 방법을 채용하였다. 개발한 시스템을 활용하여 VLBI 관측에서 활용하고 있는 디스크 팩의 고장여부를 쉽게 확인할 수 있었으며, 관측효율을 향상시킬 수 있는데 많은 도움이 되고 있다. 본 논문에서는 개발한 SATA HDD 무결성 확인 시스템의 설계, 구성, 시험 등에 대해 자세히 기술한다.