• 한국통신학회논문지
• /
• 제21권11호
• /
• pp.2966-2977
• /
• 1996

As design of very large circuits is made possible by rapid development of VLSI technologies, efficient fault simulation is needed. Ingeneral, fault simulation requires many computer resources. As general-purpose multiprocessors become more common and affordable, these seem to be an attractive and effective alternative for fault simulation. Efficient fault simulation of synchronous sequential circuits has been reported to be attainably by using a linear iterative array model for such a circuit, and combining parallel fault simulation with russogate fault simulation. Such fault simulation algorithm is parallelized on a general-purpose multiprocessor with shard memory for acceleration of fault simulation. Through the experimenal study, the effect of the number of processors on speed-up of simulation, processor utilization, and the effect of multiprocessor hardware on simulation performance are studied. Some results for experiments with benchmark circuits are shown.

• 한국시뮬레이션학회논문지
• /
• 제7권1호
• /
• pp.69-83
• /
• 1998

In this paper, we present the results of simulation by running parallel VHDL simulation on typical MPP(Massively Parallel Processor) systems such as IBM SP2 and SGI Origin 2000. Parallel simulation uses the synchronous protocol and parallel program is implemented using MPI(Message Passing Interface) based on message passing model, so that it can urn on any parallel programming environment which supports MPI, a standard communication library. And then GVT(Global Virtual Time) computation for parallel simulation is based on the global broadcasting with MPI＿Bcast(), which is a standard function in MPI and piggybacking. Our benchmark exhibits that as size of VHDL grows, the parallel simulation has a better performance compared with the sequential simulation. In addition, we also show the results of comparison between IBM SP2 and SGI Origin 2000 by applying the same application to those indirectly.

• 대한토목학회논문집
• /
• 제33권5호
• /
• pp.1797-1807
• /
• 2013

예상하지 못한 자연 현상으로 인해 붕괴될 가능성을 항상 내포하고 있으며 특히 댐 하류부 지역이 인구밀집 지역이거나 중요 국가 시설물이 위치하고 있는 경우에는 인명 및 재산피해 등 막대한 손실을 초래할 수 있다. 지금까지의 연구는 단독댐 붕괴에 따른 홍수파 해석에 대한 연구는 많이 있었으나 세계적으로 유명한 테네시강 등의 순차적 댐이나 우리나라의 북한강 상류로부터 연속으로 이어진 댐 등에 대한 붕괴 홍수파 해석에 대한 연구는 미흡한 실정이다. 따라서 본 연구의 목적은 순차적 댐 붕괴 홍수파 해석을 통해 순차적 댐 붕괴 첨두유량을 계산하고 하류부에서의 홍수파 전파상황을 예측할 수 있는 해석기법을 제시하는데 있다. 이를 위해 DAMBRK를 이용하여 실제 붕괴 사례 중 순차적 댐 붕괴 사례인 Lawn Lake Dam에 대하여 붕괴 홍수파 해석을 실시하여 댐 붕괴 홍수파 해석 모형의 적절성을 검증하였다. 이를 기초로 하여 가상의 극한홍수에 대하여 국내의 A 댐에 대하여 순차적 댐 붕괴 홍수파 해석을 실시하여 홍수파 전파상황을 예측하였으며, 범람 중요 지점에 대하여 2차원 홍수범람해석을 수행하여 1 2차원 홍수파 해석을 비교 분석한 결과 적합도가 90%를 상회하여 1차원 순차적 댐 붕괴 모의의 정확성을 확인할 수 있었다. 이는 순차적 댐 붕괴와 관련된 하천에서의 방재대책 수립을 위한 기본자료를 제공하는데 기여할 수 있을 것으로 판단된다.

• 한국시뮬레이션학회:학술대회논문집
• /
• 한국시뮬레이션학회 1992년도 제2회 정기총회 및 추계학술 발표회 발표논문 초록
• /
• pp.5-5
• /
• 1992

The DEVS(discrete event system specification) formalism describes a discrete event system in a hierarchical, modular form. DEVSIM++ is C++ based general purpose DEVS abstract simulator which can simulate systems to be modeled by the DEVS formalism in a sequential environment. We implement P-DEVSIM++ which is a parallel version of DEVSIM++. In P-DEVSIM++, the external and internal event of models can be processed in parallel. To process in parallel, we introduce a hierarchical distributed simulation technique and some optimistic distributed simulation techniques. But in our algorithm, the rollback of a model is localized itself in contrast to the Time Warp approach. To evaluate its performance, we simulate a single bus multiprocessor architecture system with an external common memory. Simulation result shows that significant speedup is made possible with our algorithm in a parallel environment.

• 응용통계연구
• /
• 제21권2호
• /
• pp.275-290
• /
• 2008

마이크로어레이 유전자 발현 자료는 대용량이며 또한 관측 과정이 복잡하여 결측치가 빈번하게 발생된다. 본 논문에서는 관측 시점 간에 상관성을 갖는 시간경로 유전자 발현 자료에 대한 결측치 추정을 위하여 순차적 부분최소제곱(sequential partial least squares: SPLS) 회귀적합 방법을 제안한다. 이는 순차적 기법과 부분최소제곱(partial least squares: PLS) 회귀적합 방법을 결합시킨 것이다. 세 가지의 이스트(yeast) 시간경로 자료들에 대한 몇 가지 모의실험을 통하여 제안된 결측치 추정방법의 유용성을 평가한다.

• 한국전자파학회논문지
• /
• 제10권4호
• /
• pp.628-635
• /
• 1999

본 논문에서는 중심주파수 1185 GHz인 Ku 밴드용 광대역 좌원형편파 마이크로스트립 안테나를 $2\times2$ 방 사소자를 기본으로 하는 시권셜 로테이션 배열 방볍($0^{\circ}$, $45^{\circ}$, $90^{\circ}$, $135^{\circ}$, 위상지연)을 이용하여 설계하고 $1\times2$ 방사소자를 기본으로 하는 시뭔셜로테이션 배열방법($0^{\circ}$, $90^{\circ}$, $180^{\circ}$, $270^{\circ}$, 위상지연 이용)과 비교 분석하였다. 실험을 위하여 $2\times2$ 방사소자를 기본으로 하는 시뭔셜 로테이션 배열로 중심주파수 11.85 GHz를 갖는 좌원형 편파 8x8 마이크로스트립 배열 안테나를 제작하고 측정한 결과 $1\times2$ 시권셜 로테이션 배열방법에 비해서 10 d dB 반사 대역폭은 1.57배 증가한 10.51-12.74 GHz(약 18.82 %)이고, 3dB 축비 대역폭(시율레이션 결과)은 1 1.25배 증가한 11.43 -12.5 GHz(약 9.03 %)이고 이득은 25.4 dB로 나타났으며, 이러한 측정결과는 시율레이션 결과와도 거의 일치하였다.

• 전기전자학회논문지
• /
• 제24권1호
• /
• pp.364-367
• /
• 2020

본 논문에서는 OR논리게이트를 적용한 순차전압제어방식의 독립형 PV-ESS 시스템을 나타내고 있다. 저압연계방식으로 용량확대에 따른 문제점들을 가지고 있었던 기존 독립형 PV-ESS 시스템에 고압의 아날로그 방식의 순차전압제어 방식을 적용함으로써 고효율, 저가격이 가능한 독립형 PV-ESS 시스템을 제안한다. 본 논문은 기존 24V 태양광 단위 모듈의 직렬연결 확장형 고압 배터리의 출력전압 384V을 3상 DC to AC 인버터의 입력 전압으로 하여 인버터의 출력 전압과 출력 전력을 AC380V@60Hz와 10kW로 구성하였다. PSIM 시뮬레이션에 의한 이론 해석의 타당성을 입증하기 위해 실험을 통해 OR 논리 게이트를 적용한 순차전압제어시스템의 동작 특성을 확인하였다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 1998년도 추계종합학술대회 논문집
• /
• pp.719-722
• /
• 1998

Fault simulation for large and complex sequential circuits is highly cpu-intensive task in the intergrated circuit design process. In this paper, we propose CM-SIM, a concurrent fault simulator which employs an optimal memory management strategy and simple list operations. CM-SIM removes inefficiencies and uses new dynamic memory management strategies, using contiguous array memory. Consequently, we got improved performance and reduced memory usage in concurrent fault simulation.

• 제어로봇시스템학회:학술대회논문집
• /
• 제어로봇시스템학회 1991년도 한국자동제어학술회의논문집(국내학술편); KOEX, Seoul; 22-24 Oct. 1991
• /
• pp.87-92
• /
• 1991

A naphtha reforming process treats the feed naphtha for the production of BTX and high octane gasoline. In this paper, the development of NAFOS (Naphtha Reformer Steady-State Simulator), which is the efficient tool for the wide range of reforming process studies, is presented. NAFOS system is based on the sequential modular approach and composed of unit computation routines, physical properties data base, numerical routines, flowsheet convergence routine and user interfaces for input-output control. The developed NAFOS system has been tested by computation of the UOP Platforrming process. Simulation results of NAFOS corresponded with that of established general purpose simulator (ASPEN PLUS), and faster for the same simulation case.

• 한국통신학회:학술대회논문집
• /
• 한국통신학회 1984년도 춘계학술발표회논문집
• /
• pp.18-21
• /
• 1984

In this paper, the tree coding using the (M, L) multi-path search algorithm has teen investigated. A hybrid adaptation scheme which employs a block adaptation as well as a sequential dadptation is described for application in quantization and compression of speech signals. Simulation results with the gybrid adaptation scheme indicate that a relatively good speech quality can be obtained at rate about 8Kbps. All necessary parameters such as MlL and filter-order were found from simulation and these parameters turned out to be a good compromise between the complexity and overall performance.