• Title/Summary/Keyword: Semiconductor Chip Classification

검색결과 8건 처리시간 1.166초

QFN 반도체 패키지의 외형 결함 검사를 위한 효과적인 결함 분류 시스템 개발 (Development of an Effective Defect Classification System for Inspection of QFN Semiconductor Packages)

  • 김효준;이정섭;주효남;김준식
    • 융합신호처리학회논문지
    • /
    • 제10권2호
    • /
    • pp.120-126
    • /
    • 2009
  • 반도체 외관결함에는 발생 요인이 각각 다른 crack, foreign material, chip-out, chip, void 등이 있으며, 검사 시스템에서는 결함 유무 및 결함 분류를 수행하여 효과적인 공정관리가 가능하여야 한다. 본 논문에서는 QFN 패키지 결함의 분류를 위한 알고리즘 및 광학시스템을 제안한다. 제안한 방법에서 분류가 어려운 결함 중 하나인 foreign material 과 chip의 효과적인 분류를 위해 제안한 결함의 위치, 밝기의 특징정보(feature)를 사용한 ML(Maximum Likelihood ratio) 분류방법 및 특징정보 획득에 효과적인 광학계를 제안하였다. 실험 결과에서 분류가 어려운 foreign material과 chip에 대한 신뢰성 높은 분류성능을 보였다.

  • PDF

MLP분류법을 적용한 가스분류기능의 칩 설계 및 응용 (Chip design and application of gas classification function using MLP classification method)

  • 장으뜸;서용수;정완영
    • 대한전자공학회:학술대회논문집
    • /
    • 대한전자공학회 2001년도 하계종합학술대회 논문집(2)
    • /
    • pp.309-312
    • /
    • 2001
  • A primitive gas classification system which can classify limited species of gas was designed and simulated. The 'electronic nose' consists of an array of 4 metal oxide gas sensors with different selectivity patterns, signal collecting unit and a signal pattern recognition and decision Part in PLD(programmable logic device) chip. Sensor array consists of four commercial, tin oxide based, semiconductor type gas sensors. BP(back propagation) neutral networks with MLP(Multilayer Perceptron) structure was designed and implemented on CPLD of fifty thousand gate level chip by VHDL language for processing the input signals from 4 gas sensors and qualification of gases in air. The network contained four input units, one hidden layer with 4 neurons and output with 4 regular neurons. The 'electronic nose' system was successfully classified 4 kinds of industrial gases in computer simulation.

  • PDF

AI 딥러닝을 활용한 RGBA 색 공간으로 반도체 칩 분류 및 칩 이상 검출에 관한 연구 (Research on Semiconductor Chip Classification and Defect Detection Using AI Deep Learning with RGBA Color Space)

  • 조주용
    • 사물인터넷융복합논문지
    • /
    • 제10권6호
    • /
    • pp.15-21
    • /
    • 2024
  • 최근 정부의 AI 및 반도체 인재 양성 정책에 부응하여, 본 연구는 AI 딥러닝 기술을 활용하여 RGBA 색 공간에서 반도체 칩을 효과적으로 분류하고 결함을 검출하는 방법을 제안하고 있다. 반도체 칩의 품질 보증과 결함 검출은 전자 기기의 신뢰성과 성능을 보장하는 데 필수적이다. 그러나 전통적인 검사 방법은 주로 시각적 검사 와 기계 측정, 전기적 테스트를 포함하며, 이러한 방법은 시간이 많이 소요 되고, 최첨단 장비의 비용이 많이 들고 검사로 인해 많은 생산 환경에 비효율적 이라는 것이다. 이를 해결하기 위해 딥러닝 기반의 이미지 분석 기법이 자동화된 검사 시스템에서 주목받고 있다. 이번 실험을 통해 RGBA 색 공간을 활용한 딥러닝 모델이 반도체 칩의 결함 검출 및 분류에서 뛰어난 성능을 발휘함을 확인하였다. 특히 알파 채널을 포함한 RGBA 색 공간이 기존 RGB 색 공간 모델보다 결함 검출에 있어 더 정확하고 정밀한 결과를 적은 학습으로도 제공한다. 이번 실험 결과는 RGBA 색 공간이 딥러닝 기반 결함 검출 시스템에서 중요한 역할을 할 수 있음을 시사하며, 향후 다양한 데이터셋과 조건에서의 추가 실험을 통해 이 방법의 활용 범위를 넓힐 수 있을 것이다. 이러한 모델은 반도체 제조 공정의 자동화와 품질 향상에 기여할 가능성이 크다. 본 연구는 RGBA 색 공간의 장점을 활용하여 반도체 칩 검사 과정의 정확성과 효율성을 향상시키고자 한다.

Design and Implementation of Content Switching Network Processor and Scalable Switch Fabric

  • Chang, You-Sung;Yi, Ju-Hwan;Oh, Hun-Seung;Lee, Seung-Wang;Kang, Moo-Kyung;Chun, Jung-Bum;Lee, Jun-Hee;Kim, Jin-Seok;Kim, Sang-Ho;Jung, Hee-Jae;Hong, Il-Sung;Kim, Yong-Hwan;Lee, Yu-Sik;Kyung, Chong-Min
    • JSTS:Journal of Semiconductor Technology and Science
    • /
    • 제3권4호
    • /
    • pp.167-174
    • /
    • 2003
  • This paper proposes a network processor especially optimized for content switching. With 2Gbps port capability, it integrates packet processor cluster, content-based classification engine and traffic manager on a single chip. A switch fabric architecture is also designed for scale-up of the network processor's capability over hundreds gigabit bandwidth. Applied in real network systems, the network processor shows wire-speed network address translator (NAT) and content-based switching performance.

대용량 DB를 사용한 지문인식 시스템 (A Fingerprint Identification System using Large Database)

  • 차정희;서정만
    • 한국컴퓨터정보학회논문지
    • /
    • 제10권4호
    • /
    • pp.203-211
    • /
    • 2005
  • 본 논문에서는 대용량 DB에서 개인을 인식하는 새로운 자동 지문인식 시스템을 제안한다. 시스템은 전처리, 분류, 매칭의 3단계로 구성되는데, 분류단계에서는 방향성 이미지 분포의 통계적인 접근 방법에 기반한 새로운 분류기법을 제안하였고, 정합단계에서는 기존 알고리즘보다 더 빠르고 정확한, 개선된 특징점 후보쌍 추출 알고리즘을 제안하였다. 정확성을 위해 정합 단계에서 세선화된 이미지로부터 지문의 특징점을 추출하고 특징점의 연결정보를 사용한 정합과정을 소개한다. 특징점 정합과정에서 연결정보를 사용하는 것은 간단하지만 정확한 방법이며, 두 지문의 비교단계에서 빠르게 기준 특징점 쌍을 선택하는 문제를 해결해 준다. 알고리즘은 지문의 회전과 이동에 무관하다. 제안한 시스템은 반도체 칩방식 입력장치로부터 획득한 1000개의 지문영상으로 실험하였으며, 실험결과는 제안한 방법이 기존방법보다 오인식율은 줄어들고 정확도는 증가하였음을 보여준다.

  • PDF

F-HMIPv6 환경에서의 비용 효율적인 MAP 선택 기법 (Cost Effective Mobility Anchor Point Selection Scheme for F-HMIPv6 Networks)

  • 노명화;정충교
    • 한국컴퓨터정보학회지
    • /
    • 제14권1호
    • /
    • pp.265-271
    • /
    • 2006
  • F-HMIPv6(Fast-Hierarchical Mobile IP version 6) 네트워크에서는 단말의 이동을 관리하기 위해 MAP(Mobility Anchor Point)를 사용한다. 현재는 매크로 핸드오프 발생 시 단말로부터 가장 멀리 떨어져있는 MAP을 선택하는 기법을 사용하고 있다. 그러나 이 경우 하나의 큰 MAP으로 전체 부하가 몰리는 문제와 이동 단말과 MAP간의 긴 거리로 인해 통신 비용이 증가하는 문제가 있다. 이 연구에서는 단말의 이동속도와 패킷 전송률을 고려하여 통신 비용을 최소화 하는 비용 효율적인 MAP을 선택 기법을 제안한다. 이를 위해 통신 비용을 바인딩 업데이트 비용과 데이터 패킷 전달 비용으로 구분하고 이 통신 비용을 최소화하는 MAP의 크기를 수식으로 표현한다.

  • PDF

데이터마이닝을 이용한 반도체 FAB공정의 수율개선 및 예측 (Application of Data mining for improving and predicting yield in wafer fabrication system)

  • 백동현;한창희
    • 지능정보연구
    • /
    • 제9권1호
    • /
    • pp.157-177
    • /
    • 2003
  • 본 논문은 반도체 FAB공정의 수율개선 및 예측을 위해 데이터마이닝 기법을 적용한 사례를 소개한다. FAB 공정의 복잡성과 생산현장에서 수집되는 방대한 기술데이터로 인해 기존의 통계적 방법이나 엔지니어의 경험적 분석 방법만으로는 미처 파악하지 못하는 수율 저하 요인이 상당 수 존재한다. 본 논문은 먼저, FAB공정을 마친 웨이퍼에 불량 칩(chip)이 지리적으로 특정 위치에 집중적으로 발생하는 현상을 육안검사 대신 군집분석을 이용하여 데이터로부터 자동 판별할 수 있는 방법을 제안한다. 다음으로 연속패턴분석, 분류분석, RBF(Radial Base Function) 기법을 적용하여 수율 저하의 원인이 되는 문제 장비나 문제 파라미터를 신속, 정확하게 파악할 수 있도록 해 줄 뿐만 아니라 공정 진행 중인 제품의 미래 수율을 예측할 수 있도록 지원하는 방법을 제안한다. 또한 위 기법들을 반도체 FAB공정을 대상으로 국내 모 반도체 회사에서 정보시스템으로 구현한 Y2R-PLUS (Yield Rapid Ramp-up, Prediction, analysis & Up Support) 시스템을 소개한다.

  • PDF

Recurrent Neural Network Modeling of Etch Tool Data: a Preliminary for Fault Inference via Bayesian Networks

  • Nawaz, Javeria;Arshad, Muhammad Zeeshan;Park, Jin-Su;Shin, Sung-Won;Hong, Sang-Jeen
    • 한국진공학회:학술대회논문집
    • /
    • 한국진공학회 2012년도 제42회 동계 정기 학술대회 초록집
    • /
    • pp.239-240
    • /
    • 2012
  • With advancements in semiconductor device technologies, manufacturing processes are getting more complex and it became more difficult to maintain tighter process control. As the number of processing step increased for fabricating complex chip structure, potential fault inducing factors are prevail and their allowable margins are continuously reduced. Therefore, one of the key to success in semiconductor manufacturing is highly accurate and fast fault detection and classification at each stage to reduce any undesired variation and identify the cause of the fault. Sensors in the equipment are used to monitor the state of the process. The idea is that whenever there is a fault in the process, it appears as some variation in the output from any of the sensors monitoring the process. These sensors may refer to information about pressure, RF power or gas flow and etc. in the equipment. By relating the data from these sensors to the process condition, any abnormality in the process can be identified, but it still holds some degree of certainty. Our hypothesis in this research is to capture the features of equipment condition data from healthy process library. We can use the health data as a reference for upcoming processes and this is made possible by mathematically modeling of the acquired data. In this work we demonstrate the use of recurrent neural network (RNN) has been used. RNN is a dynamic neural network that makes the output as a function of previous inputs. In our case we have etch equipment tool set data, consisting of 22 parameters and 9 runs. This data was first synchronized using the Dynamic Time Warping (DTW) algorithm. The synchronized data from the sensors in the form of time series is then provided to RNN which trains and restructures itself according to the input and then predicts a value, one step ahead in time, which depends on the past values of data. Eight runs of process data were used to train the network, while in order to check the performance of the network, one run was used as a test input. Next, a mean squared error based probability generating function was used to assign probability of fault in each parameter by comparing the predicted and actual values of the data. In the future we will make use of the Bayesian Networks to classify the detected faults. Bayesian Networks use directed acyclic graphs that relate different parameters through their conditional dependencies in order to find inference among them. The relationships between parameters from the data will be used to generate the structure of Bayesian Network and then posterior probability of different faults will be calculated using inference algorithms.

  • PDF