• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2008년도 추계학술대회 논문집 Vol.21
• /
• pp.314-315
• /
• 2008

We have studied a property change of organic light-emitting diodes (OLED)s due to a surface reformation of indium-tin-oxide(ITO) substrate. An ITO is widely used as a transparent electrode in light-emitting diodes, and the OLEDs device performance is sensitive to the surface properties of the ITO. The ITO surface reformation could reduce the Schottky barrier at the ITO/organic interface and increase the adhesion of the organic layer onto the electrode. We have studied the characteristics of OLEDs with a treatment by a wet processing of the ITO substrate. The self-assembled monolayer(SAM) was used for wet processing. The characteristics of OLEDs were improved by SAM treatment of an ITO in this work. The OLEDs with a structure of ITO/TPD(50nm)/$Alq_3$(70nm)/LiF(0.5nm)/Al(100nm) were fabricated, and the surface properties of ITO were investigated by using seneral characterization techniques. Self-assembled monolayer introduced at the anode/organic interface gave an improvement in turn-on voltage, luminance and external quantum efficiency compared to the device without the SAM layer. SAM-treatment time of the ITO substrate was made to be 0/10/15/20/25min. The current efficiency of the device with 15min. treated SAM layer was increased by 3 times and the external quantum efficiency by 2.6 times.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2008년도 추계학술대회 논문집 Vol.21
• /
• pp.150-150
• /
• 2008

본 연구에서는 Wet chemistry damage가 Nanopatterned p-ohmic electrode에 미치는 영향을 연구하였다. Nanopattern은 Metal clustering을 이용하여, P-GaN와 Ohmic형성에 유리한 Pd을 50$\AA$ 적층한 후 Rapid Thermal Annealing방법으로 $850^{\circ}C$, $N_2$분위기에서 3min열처리를 하여 Pd Clustering mask 를 제작하였다. Wet etching은 $85^{\circ}C$, $H_3PO_4$조건에서 시간에 따라 Sample을 Dipping하는 방법으로 시행하였다 Ohmic test를 위해서 Circular - Transmission line Model 방법을 이용하였으며, Atomic Force Microscopy과 Parameter Analyzer로 Nanopatterned GaN surface위에 형성된 Ni/ Au Contact에서의 전기적 분석과, 표면구조분석을 시행하였다. AFM결과 Wet처리시간에 따라서 Etching형상 및 Etch rate이 영향을 받는 것이 확인되었고, Ohmic test에서 Wet chemistry처리에 의한 Tunneling parameter와 Schottky Barrier Height가 크게 증/감함을 관찰하였다. 이러한 결과들은 Wet처리에 의해서 발생된 Defect가 GaN의 표면과 하부에서 발생되며, Deep acceptor trap 및 transfer거동과 밀접한 관련이 있음을 확인 할 수 있었다. 보다 자세한 Transport 및 Wet chemical처리영향에 관한 형성 Mechanism은 후에 I-V-T, I-V, C-V, AFM결과 들을 활용하여 발표할 예정이다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2010년도 제39회 하계학술대회 초록집
• /
• pp.199-199
• /
• 2010

최근 평판 디스플레이 산업의 발전에 따라 능동행렬 액정 표시 소자 (AMOLED : Active Matrix Organic Liquid Crystral Display) 가 차세대 디스플레이 분야에서 각광을 받고있다. 기존의 TFT-LCD에 사용되는 a-Si:H는 균일도가 좋지만 전기적인 스트레스에 의해 쉽게 열화되고 낮은 이동도는 갖는 단점이 있으며, ELA (Eximer Laser Annealing) 결정화 poly-Si은 전기적인 특성은 좋지만 uniformity가 떨어지는 단점을 가지고 있어서 AMOLED 및 대면적 디스플레이에 적용하기 어렵다. 따라서 a-Si:H TFT보다 좋은 전기적인 특성을 보이며 ELA 결정화 poly-Si TFT보다 좋은 uniformity를 갖는 SPC (Solid Phase Crystallization) poly-Si TFT가 주목을 받고있다. 본 연구에서는 차세대 디스플레이 적용을 위해서 glass 기판위에 증착된 a-Si을 SPC 로 결정화 시킨 후 TFT를 제작하고 평가하였다. 또한 TFT 형성시에 저온공정을 실현하기 위해서 소스/드레인 영역에 실리사이드를 형성시켰다. 소자 제작시의 최고온도는 $500^{\circ}C$ 이하에서 공정을 진행하는 저온 공정을 실현하였다. Glass 기판위에 a-Si이 80 nm 증착된 기판을 퍼니스에서 24시간 동안 N2 분위기로 약 $600^{\circ}C$ 에서 결정화를 진행하였다. 노광공정을 통하여 Active 영역을 형성시키고 E-beam evaporator를 이용하여 약 70 nm 의 Pt를 증착시킨 후, 소스와 드레인 영역의 실리사이드 형성은 N2 분위기에서 $450^{\circ}C$, $500^{\circ}C$, $550^{\circ}C$에서 열처리를 통하여 형성하였다. 게이트 절연막은 스퍼터링을 이용하여 SiO2를 약 15 nm 의 두께로 증착하였다. 게이트 전극의 형성을 위하여 E-beam evaporator 을 이용하여 약 150 nm 두께의 알루미늄을 증착하고 노광공정을 통하여 게이트 영역을 형성 후 에 $450^{\circ}C$, H2/N2 분위기에서 약 30분 동안 forming gas annealing (FGA)을 실시하였다. 제작된 소자는 실리사이드 형성 온도에 따라서 각각 다른 특성을 보였으며 $450^{\circ}C$에서 실리사이드를 형성시킨 소자는 on currnet와 SS (Subthreshold Swing)이 가장 낮은것을 확인하였다. $500^{\circ}C$와 $550^{\circ}C$에서 실리사이드를 형성시킨 소자는 거의 동일한 on current와 SS값을 나타냈다. 이로써 glass 기판위의 SB-TFT 제작 시 실리사이드 형성의 최적온도는 $500^{\circ}C$로 생각되어 진다. 위의 결과를 토대로 본 연구에서는 SPC 결정화 방법을 이용하여 SB-TFT를 성공적으로 제작 및 평가하였고, 차세대 디스플레이에 적용할 경우 우수한 특성이 기대된다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2010년도 제39회 하계학술대회 초록집
• /
• pp.171-171
• /
• 2010

In this work, we investigated the effect of the oxidation temperature on the unipolar and bipolar resistance switching behaviors of the oxidized TiO-x films. TiOx films on Pt electrodes were fabricated by the oxidation of Ti films at $550^{\circ}C$ for 1 to 3 hours. The unipolar and bipolar resistance switching properties were investigated with the oxidation temperature and time. Also, the crystal structure and the physical properties such as chemical bonding states of TiOx layers were characterized in addition to the resistance switching characteristics. The resistance switching behaviors of TiOx films oxidized at above $450^{\circ}C$ and below $650^{\circ}C$ was shown. So, we investigated that the resistance switching behaviors of TiOx films oxidized at $550^{\circ}C$ with the oxidation time from 1 to 3 hour. The memory windows of unipolar switching in the oxidized TiOx films were reduced with increasing the oxidation time, but those of the bipolar switching were slightly enlarged. The enlargement of rutile TiO2 peak with increasing the oxidation time and temperature was studied by X-ray diffraction. An increase of non-lattice oxygen and Ti3+ in the TiOx films with the oxidation times was investigated by X-ray photoemission spectroscopy. It was expected that the uipolar and bipolar resistive switching of the oxidized TiOx film was strongly related with the migration of non-lattice oxygen anions and schottky barrier height, respectively.

• 한국전자파학회논문지
• /
• 제22권3호
• /
• pp.345-353
• /
• 2011

H-대역(220~325 GHz)의 주파수 범위에서 동작하는 송신기와 수신기를 구현하였으며, 1.485 Gbps 비디오 신호 전송을 국내 최초로 시연하였다. H-대역의 RF front-end는 쇼트키 배리어 다이오드 기술을 이용한 서브 하모닉 믹서, 주파수 3배기, 대각선 혼 안테나로 구성하였다. 송신 및 수신 캐리어 주파수는 H-대역 중에서 246 GHz를 사용하여 구현하였고, 서브 하모닉 믹서의 LO 주파수는 각각 120 GHz, 126 GHz이다. 변조 방식은 ASK(Amplitude Shift Keying), IF 주파수는 5.94 GHz이며, 수신기는 헤테로다인 구조와 ZBD(Zero Bias Detector) 두 방식 모두를 이용하여 envelop 신호를 검출하는 방식이다. HD-SDI 형식을 갖는 1.485 Gbps 비디오 신호를 송신기 출력 20 ${\mu}W$에서 약 5 m까지 성공적으로 HDTV로 전송하였다.

• 한국정보통신학회논문지
• /
• 제3권1호
• /
• pp.229-234
• /
• 1999

측정 온도 변화와 n-형 실리콘 기판 농도의 변화를 갖는 백금 쇼트키 다이오드에서 신뢰성 특성을 분석하였다. 신뢰성 측정분석의 파라미터는 순방향 바이어스에서 포화전류, 임계전압과 이상인자이고, 소자의 모양에 따라서 역방향 바이어스에서 항복전압이다. 소자의 모양은 가장자리 효과를 위한 긴직사각형과 정사각형이다. 결과로써, 백금과 엔-실리콘 접합 부분에서 증가된 농도에 의해 순방향 임계전압, 장벽높이와 역방향 항복전압은 감소되었지만 이상인자와 포화전류는 증가되었다. 순방향과 역방향 바이어스 하에서 신뢰성 특성의 추출된 전기적 파라미터 값들은 측정온도(실온,$50^{\circ}C$, $75^{\circ}C$)에서 더 높은 온도에서 증가되었다. 긴직사각형 소자가 가장자리 부분의 터널링 효과에 의해 역방향 항복 특성에서 정사각형 소자보다 감소되었다.

• E2M - 전기 전자와 첨단 소재
• /
• 제10권7호
• /
• pp.692-699
• /
• 1997

The silicon doped $Al_{0.33}$G $a_{0.67}$As were grown by molecular beam epitaxy. The electroreflectance(ER) spectra of Schottky barrier Au/n-Al/suu x/G $a_{1-x}$ As have been measured at various modulation voltage( $V_{ac}$ ) and dc bias voltage( $V_{bias}$). From the observed Franz-Keldysh oscillations(FKO) peak, the band gap energy of the $Al_{x}$G $a_{1-x}$ As is 1.91 eV which corresponds to an Al composition of 33%. The internal electric field( $E_{i}$)of this sample is 2.96$\times$10$^{5}$ V/cm. As the modulation voltage( $V_{ac}$ ) is changed, the line shape of ER signal does not change but its amplitude varies linearly. The amplitude as a function of modulation voltage has saturated at 0.8 V. The internal electric field has decreased from 6.47$\times$10$^{5}$ V/cm to 2.00$\times$10$^{5}$ V/cm as the dc bias voltage( $V_{bias}$) increases from -3.5 V to +0.8 V. The values of built-in voltage( $V_{bi}$ ) and carrier concentration(N) determined from the plot of $V_{bias}$ from the plot of $V_{bias}$ versus $E_{i}$$^{2}$ are 0.855 V and 3.83$\times$10$^{17}$ c $m^{-3}$ , respectively.ively.y.y.y.

• 한국산학기술학회논문지
• /
• 제8권5호
• /
• pp.1000-1006
• /
• 2007

본 논문에서는 CDMA 단말기용 상향 대역에서 송신출력을 모니터링 하는 전력검출부 회로를 제시한다. 제안된 전력검출부는 출력 전력 추출을 위한 커플러와 추출된 전력을 모니터링 해주는 검출기 회로로 구성된다. 본 논문에서 사용된 커플러는 손실이 적고, 위아래로 둘러싼 접지금속면으로 인해 외부의 전계와 차단되어 안정적인 동작이 가능한 스트립라인 구조를 갖는다. 설계 주파수는 CDMA 상향 송신 대역인 824-849MHz이고, 스트립라인 커플러의 결합계수는 -20dB이다. 전력검출기 설계를 위해 회로가 간단하고 전력손실을 최소화하면서 고속 동작을 할 수 있는 쇼트키 장벽 다이오드가 사용되었다. 일반적인 다이오드의 비선형성에 의한 검파 출력의 선형성 개선과 낮은 입력레벨의 출력 전압 감도 특성을 개선하기 위해서 낮은 검출기 입력 레벨에서의 임피던스 매칭을 하였다. 다이오드 패키지의 기생 성분을 고려한 시뮬레이션을 수행한 결과로써 예측한 성능은 측정 결과와 잘 일치한다.

• 전기전자학회논문지
• /
• 제26권1호
• /
• pp.50-55
• /
• 2022

SiC는 차세대 전력반도체의 핵심 재료로 넓은 밴드갭과 높은 절연파괴강도, 열전도율을 가지고 있지만 deep level defect와 같은 다양한 문제를 야기하는 결함이 존재한다. SiC에서 나타나는 defect는 물성에서 나타나는 defect와 계면에서 나타나는 interface trap 2가지로 나뉜다. 본 논문은 상온 (300 K)에서 보고되는 Z_1/2 trap concentration 0 ~ 9×10¹⁴ cm^-3을 SiC substrate와 epi layer에 적용하여 turn-on 특성을 알아보고자 한다. 전류밀도와 SRH(Shockley-Read-Hall), Auger recombination을 통해 구조 내 재 결합률을 확인하였다. trap concentration이 증가할수록 turn-on시 전류밀도와 재 결합률은 감소하며 Ron은 0.004에서 0.022 mΩ으로 약 550% 증가하였다.

• 전기전자학회논문지
• /
• 제27권4호
• /
• pp.556-560
• /
• 2023

본 연구에서는 4H-SiC Epi Surface에 Nitrogen implantation 공정이 깊은준위결함과 lifetime에 미치는 영향을 비교분석하였다. Deep Level Transient Spectroscopy (DLTS)와 Time Resolved Photoluminescence (TR-PL)을 사용하여 깊은준위결함과 carrier lifetime을 측정하였다. As-grown SBD에서는 0.16 eV, 0.67 eV, 1.54 eV 에너지 준위와 implantation SBD의 경우 0.15 eV 준위에서의 결함을 측정되었으며, 이는 nitrogen implantation으로 불순물이 titanium 및 carbon vacancy를 대체됨으로 lifetime killer로 알려진 Z_1/2, EH_6/7 준위 결함은 감소하였다.