• 대한전자공학회논문지TC
• /
• 제42권5호
• /
• pp.13-22
• /
• 2005

OFDM(orthogonal frequency division multiplexing) 변조를 이용한 WLAN(wireless local area network) 시스템은 고속 무선 데이터 통신을 위한 대표적 수단으로 전송률의 향상을 위해 활발히 연구되고 있다. 본 논문에서는 WLAN의 정확한 채널 등화와 샘플링 클럭 추적을 위하여 비터비 복호기 출력을 이용한 등화 및 샘플링 클럭 추적 알고리듬을 제안한다. 이 알고리듬은 파일럿 신호를 이용하여 대략의 클럭 주파수 복원과 채널등화를 수행한 후 비터비 복호기의 출력을 다시 부호화하여 등화 및 샘플링 클럭의 추적에 이용하는 알고리듬이다. 제안한 알고리듬의 우수성을 ETSI WLAN 채널 환경에서 컴퓨터 모의실험을 통하여 보였다.

• 전기학회논문지
• /
• 제61권11호
• /
• pp.1695-1699
• /
• 2012

This paper is proposed all digital wide-range clock and data recovery circuit. The Proposed clock data recovery circuit is possible input data rate which is suggested is wide-range that extends from 100Mb/s to 3Gb/s and used an phase error detector which can use a way of over-sampling a data by using a 1/2-rate multi-phase clock and phase rotator which is regular size per $2{\pi}$/16 and can make a phase rotation. So it could make the phase rotating in range of input data rate. Also all circuit is designed as a digital which has a specificity against a noise. This circuit is designed to 0.13um CMOS process and verified simulation to spectre tool.

• 융합신호처리학회논문지
• /
• 제6권2호
• /
• pp.95-99
• /
• 2005

본 논문은 DVB-RCS 규격과 폐루프 버스트 동기 제어 방식을 적용한 양방향 위성 멀티미디어 시스템의 망동기 기준클럭 복원을 위한 정밀한 복원방식을 제안한다. 이러한 시스템의 단말은 TDMA 리턴링크 통신을 위한 기준클럭을 MPEG-2 규격에 정의된 PCR (Program Clock Reference)을 중심국에서 방송하고 단말은 이를 복원하여 사용한다. PCR은 중심국에서 시스템 클럭 (27MHz $\pm$ 30ppm)을 주기적으로 샘플링 하여 각 단말로 방송하는데 단말에서 수신되는 PCR값은 위성을 포함한 전송경로에서 발생되는 가변적인 전달 지연시간 변동으로 인한 오차 때문에 일반적인 디지털 PLL(DPLL) 방식에 의해서는 복원된 기준클럭의 주파수와 중심국의 기준클럭 주파수간의 동기를 주어진 범위 이내로 정확하게 유지하기가 힘들다. 본 논문에서는 수신되는 PCR 패킷의 랜덤한 전달지연시간 번동으로 인해 발생되는 기준클럭의 복원오차를 줄일 수 있는 방식을 제시하고 시뮬레이션을 통하여 성능을 평가하였다. 제안한 방식은 일반적인 DPLL방식에 비해 기준클럭의 복원오차가 1/5로 현저하게 감소되는 성능을 보여 주었다.

• 전자공학회논문지B
• /
• 제30B권12호
• /
• pp.31-39
• /
• 1993

In the playback signal processing of a digital magnetic recording system, the major signal processing processes consist of pulse equalization. pulse detection, clock recovery, and data recovery. Equalizer which compensates interference occurrde between pulses recorded in high density on a magnetic media is realized by pulse slimming method, and pulse detection by a integrating detector. Clock recovery from the detector output was accomplished by using PLL. and data recovery to reduce noise effects was carried out by utilizing the three sampling clocks recovered in clock recovery process. In this paper these processes are implemented in hardware and its performance is evaluated by experimenting with a commercial DAT. It was found that the playback signal processor proposed is suitable to the practical high density magnetic recording system.

• 한국통신학회논문지
• /
• 제38A권7호
• /
• pp.545-551
• /
• 2013

MQASK 수신기에서 수신 심볼의 타이밍 동기에 사용되는 타이밍 복원 루프 Timing Error Detector(TED) 와 입력신호의 표본화율을 제어하는 VCO또는 NCO 및 루프 필터로 구성된다. 여기서 수신신호의 심볼율과 수신기의 표본화율의 시간 축에서의 위상차를 검출하는 TED는 심볼율과 표본화율의 주파수차가 클 경우 정상동작을 하지 못하는 단점이 있다. 본 논문에서는 PLL의 주파수 검출기와 같은 역할을 타이밍 복원 루프에서 수행하여 타이밍 복원 입력 신호의 주파수 차가 매우 큰 경우에도 타이밍 복원을 가능하게 할 수 있는 심볼율 변별기(Symbol Rate Discriminator SRD) 와 이를 사용한 타이밍 복원루프 구조를 제안 하였으며 이를 통해 심볼율이 가변되는 신호에 대한 타이밍 동기 획득이 가능함을 모의실험을 통해 입증하였다.

• 디지털콘텐츠학회 논문지
• /
• 제6권1호
• /
• pp.41-48
• /
• 2005

잡음환경이 열악하고 대역폭이 부족한 HFC 망 상향채널에서 보다 나은 대칭형 멀티미디어 서비스를 제공할 수 있는 S-DMT 방식의 상향 채널 케이블모뎀을 위한 심볼 타이밍 복원 알고리즘을 제안하고 그에 대한 성능을 평가하였다. 타이밍 복원 알고리즘은 시간 영역에 PN 시퀀스를 삽입하는 방식을 제안하였으며 AWGN, ISI, 및 임펄스 잡음 환경에서 시뮬레이션을 통해 성능을 평가 하였다. 성능 평가 결과, PN 시퀀스 삽입 알고리즘에 의한 타이밍 복원방식은 잡음 환경에 따라 타이밍 추정 성능이 매우 달라지며, 동일한 샘플링 클럭 오프셋에서 AWGN, ISI, 및 임펄스 잡음이 함께 존재하는 채널일 경우가 임펄스 잡음 채널 경우보다 타이밍 실패 확률이 $10^3$일 때의 Eb/No가 10dB 이상 열화되나 초기부터 샘플링 클럭 오프셋을 보정하여 최적화한 경우 잡음환경에 의한 성능차이가 있으나 비교적 양호한 타이밍 추정 성능을 보임을 확인 하였다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2003년도 하계종합학술대회 논문집 II
• /
• pp.1193-1196
• /
• 2003

This paper proposes a 2x oversampling method with a smart sampling for a clock and data recovery(CDR) circuit in a 2.5Gbps serial data link. In the conventional 2x oversampling method, the "bang-bang" operation of the phase detection produces a systematic jitter in CDR. The smart sampling in phase detection helps the CDR to remove the "bang-bang" operation and to improve the jitter performance. The CDR with the proposed 2x oversampling method is designed using Samsung 0.25${\mu}{\textrm}{m}$ process parameters and verified by simulation. Simulation result shows the proposed 2x oversampling method removes the systematic jitter.e systematic jitter.

• 전자공학회논문지
• /
• 제51권1호
• /
• pp.97-103
• /
• 2014

본 논문에서는 1/8-rate 위상검출기를 이용한 클록-데이터 복원회로를 제안한다. 기존의 full-rate 또는 half-rate 위상검출기의 사용은 동일 데이터 속도에서 복원된 클록의 주파수가 상대적으로 높아야 하므로 샘플링회로와 VCO의 설계에 부담으로 작용한다. 본 논문에서는 복원된 클록의 주파수를 낮추기 위해 1/8-rate 클록을 사용할 수 있는 위상검출기를 구성하고 Linear equalizer를 위상검출기 입력에 사용하여 복원된 클록의 지터를 감소시켰다. 테스트 칩은 0.13-${\mu}m$ CMOS 공정으로 제작되었고 입력은 3-Gb/s PRBS 데이터 패턴, 동작전압은 1.2-V에서 측정되었다.

• 한국정보통신학회논문지
• /
• 제7권1호
• /
• pp.69-74
• /
• 2003

본 논문에서는 OFDM 신호방식을 사용하는 무선채널 환경에서 무선 멀티미디어에 적합한 클럭 동기복원 알고리즘을 제안한다. 제안된 클럭 동기복원 알고리즘의 기본적인 접근은 수신기의 채널 추정기로부터 추정된 채널의 주파수 응답을 획득하여 IFFT를 통해 채널의 충격 응답 또는 다중 경로 강도 프로 파일을 구하고 시간 영역에서 채널의 에너지가 집중된 일정 범위의 위치를 추적하는 것이다. 또한, 샘플링 클럭 오프셋이 ${\pm}$1∼3 샘플 있는 경우 64-QAM, 16-QAM의 성좌점을 분석하고, BER 성능을 확인한 결과 최적 샘플 지점에서의 성좌점과 BER 성능에 비하여 2 샘플 이상의 오프셋이 발생했을 경우에는 심한 성능 열화가 나타나는 것을 확인하였고, 시뮬레이션 결과로부터, 제안된 알고리즘이 주파수 선택적 페이딩 채널 하에서도 우수한 동기특성을 제공함을 알 수 있다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2002년도 추계종합학술대회
• /
• pp.880-883
• /
• 2002

본 논문에서는 OFDM 신호방식을 사용하는 무선채널 환경에서 무선 멀티미디어에 적합한 클럭 동기복원 알고리즘을 제안한다. 제안된 클럭 동기복원 알고리즘의 기본적인 접근은 수신기의 채널 추정기로부터 추정된 채널의 주파수 응답을 획득하여 IFFT를 통해 채널의 충격 응답 또는 다중 경로 강도 프로 파일을 구하고 시간 영역에서 채널의 에너지가 집중된 일정 범위의 위치를 추적하는 것이다. 또한, 샘플링 클럭 오프셋이 $\pm$1-3 샘플 있는 경우 64-QAM, 16-QAM의 성좌점을 분석하고, BER 성능을 확인한 결과 최적 샘플 지점에서의 성좌점과 BER성능에 비하여 2 샘플 이상의 오프셋이 발생했을 경우에는 심한 성능 열화가 나타나는 것을 확인하였고, 시뮬레이션 결과로부터, 제안된 알고리즘이 주파수 선택적 페이딩 채널에서도 우수한 동기특성을 제공함을 알 수 있다.