• 한국정보통신학회논문지
• /
• 제15권4호
• /
• pp.930-934
• /
• 2011

통신시스템에 사용되는 프로세서는 여러 로직이 사용되는데 본 연구에서는, 입력과 출력 사이에 정확하게 상호 정보를 전달하기 위해, SSTL2-II 2.5V 로직을 이용하여 전송 선로의 길이 변화와 데이터 속도의 변화 시 발생되는 데이터 전송특성을 살펴보았다. 전송 선로의 길이가 30cm이고 데이터 속도가 400Mbps일 경우 안정된 특성을 얻었다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2009년도 추계학술대회
• /
• pp.433-435
• /
• 2009

어떤 데이터를 전송할 경우 시스템의 설계에 좌우 되는 경우가 많다. 상호간에 정보를 전달 할 경우 오류 없이 정확히 전송하기 위한 여러 가지 요소 중에서 기본적인 베이스 설계 시 고려 사항, 전송속도, 프로세서의 Logic 선정에 관한 내용을 본 연구를 통해서 제안 하고자 한다. 본 연구는 FPGA의 구현 가능 Logic 중 SSTL2-II 2.5V Logic을 가지고 실험을 하였으며, 전송 선로의 길이 변화와 데이터 속도의 변화 시 얻어지는 데이터 특성을 살펴보았다. 제작된 PCB상에 30cm의 패턴과 케이블을 이용 하였고 전송속도변화에 따른 특성을 측정 하였다. 전송 선로의 길이가 30cm로 하고 데이터 속도가 100Mbps일 경우 비교적 안정한 특성을 얻었다.