• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2000년도 하계종합학술대회 논문집(2)
• /
• pp.165-168
• /
• 2000

A hardware architecture to implement the SEED block cipher algorithm into one chip is described. Each functional unit is designed with VHDL hardware description language and synthesis tools. The designed hardware receives a 128-bit block of plain text input and a 128-bit key, and generates a 128-bit cipher block after 16-round operations after 8 clocks. The encryption time is within 20 nsec.

• 한국컴퓨터산업학회논문지
• /
• 제10권3호
• /
• pp.105-114
• /
• 2009

본 논문에서는 변형된 피스탈 네트워크 구조 128 비트 블록 암호 알고리즘을 제안한다. 제안한 알고리즘은 128, 196 또는 256 비트 키를 가지며, 입력 값 전체에서 선택된 32 비트씩 처리한다. 이러한 구조적 특성은 기존은 블록 암호 알고리즘들과 큰 차별이 되고 있다. 제안한 블록 암호 알고리즘은 국제 표준 블록 암호 알고리즘인 AES와 국내 표준 블록 암호 알고리즘인 SEED 및 ARIA와의 소프트웨어 수행 속도 면에서 많이 개선된 것을 보이고 있다. 이러한 특성을 이용하면 제한된 환경에서 수행해야 하는 스마트카프와 같은 분야에 많이 활용될 수 있을 것이다.

• 한국항행학회논문지
• /
• 제15권1호
• /
• pp.69-75
• /
• 2011

본 논문에서는 블록암호 SEED-192 키 스케줄 취약점을 분석한다. 본 연구 결과에 의하면, SEED-192는 전체 20 라운드 중 16 라운드에 대해, 연관키 렉탱글/부메랑 공격에 대한 취약키가 존재한다. 이는 SEED-192 키 스케줄에 대한 최초의 분석 결과이다.

• 디지털산업정보학회논문지
• /
• 제8권1호
• /
• pp.107-115
• /
• 2012

This paper proposes on the structure for reducing the circuit area and increasing the computation speed in implementing to hardware using the SEED algorithm of a 128-bit block cipher. SEED cipher can be implemented with S/W or H/W method. It should be important that we have minimize the area and computation time in H/W implementation. To increase the computation speed, we used the structure of the pipelined systolic array, and this structure is a simple thing without including any buffer at the input and output circuit. This circuit can record the encryption rate of 320 Mbps at 10 MHz clock. We have designed the circuit with the Verilog HDL coding showing the circuit performances in the figures and the table.

• 한국정보과학회논문지:시스템및이론
• /
• 제30권3_4호
• /
• pp.149-159
• /
• 2003

최근 들어, 정보 보호의 필요성이 높아지면서, 암호화 및 복호화에 관한 관심이 커지고 있다. 특히, 대용량 정보의 실시간 고속 전송에 사용되기 위해서는 매우 빠른 암호화 및 복호화 기법이 요구되었다. 이를 위한 방안중의 하나로서 기존의 암호화 알고리즘을 하드웨어 회로로 구현하는 연구가 진행되어 왔다. 하지만, 기존 연구의 경우, 구현되는 회로 크기를 최소화하기 위해, 암호화 알고리즘들의 주요 특성인 병렬 수행 가능성을 무시한 채, 동일 회로를 여러번 반복 수행시키는 방법으로 설계하였다. 이에 본 논문에서는 1998년 한국정보보호센터에서 개발한 국내 표준 암호화 알고리즘 SEED의 병렬 특성을 충분히 활용하는 새로운 회로 설계 방법을 제안한다. 이 방법에서는 암호 연산부의 획기적인 속도 개선을 위해 암호 블록의 16 라운드 각각을 하나의 단계로 하는 16 단계의 파이프라인 방식으로 회로를 구성한다. 설계된 회로 정보는 VHDL로 작성되었으며, VHDL 기능 시뮬레이션 검증 결과, 정확하게 동작함을 확인하였다. 또한 FPGA용 회로 합성 도구를 이용하여, 회로 구현시 필요한 회로 크기에 대한 검증을 실시한 결과, 하나의 FPGA 칩 안에 구현 가능함을 확인하였다. 이는 단일 FPGA 칩에 내장될 수 있는 고속, 고성능의 암호화 회로 구현이 가능함을 의미한다.

• 정보보호학회논문지
• /
• 제24권6호
• /
• pp.1117-1127
• /
• 2014

차분 오류 공격(Differential Fault Analysis)은 블록 암호 알고리즘의 안전성 분석에 널리 사용되는 부채널 기법 중 하나이다. 차분 오류 공격은 대표적인 블록 암호인 DES, AES, ARIA, SEED와 경량 블록 암호인 PRESENT, HIGHT 등에 적용되었다[1,2,3,4,5,6]. 본 논문에서는 최근 주목 받고 있는 국내 경량 블록 암호 LEA(Lightweight Encryption Algorithm)에 대한 차분 오류 공격을 최초로 제안한다. 본 논문에서 제안하는 LEA에 대한 차분 오류 공격은 300개의 선택적 오류 주입 암호문을 이용하여 $2^{35}$의 시간 복잡도로 128 비트 마스터키 전체를 복구한다. 본 연구의 실험 결과, Intel Core i5 CPU, 메모리 8 GB의 일반 PC 환경에서 수집한 오류 주입 암호문을 이용하여, 평균 40분 이내에 마스터 키를 찾을 수 있음을 확인하였다.

• 한국정보과학회논문지:컴퓨팅의 실제 및 레터
• /
• 제7권4호
• /
• pp.372-381
• /
• 2001

본 논문에서는 대한민국 표준 128비트 블록 암호알고리즘인 SEED를 하나의 FPGA에 사상될 수 있도록 설계한다. 이를 위해 VHDL을 이용하여 설계하고 회로는 라운드키 생성부, F함수부, G함수부, 라운드 처리부, 제어부, I/O부로 구성한다. 본 논문에서 SEED는 FPGA를 대상으로 설계하나 ASIC이나 코어(core)를 사용하는 설계 등에 응용될 수 있도록 구현대상을 정하지 않고(technology independent) 범용적으로 설계한다. SEED구조상 많은 하드웨어 자원을 필요로 하는 점 때문에 구현 시 자원제한에 의한 문제점을 최소화하기 위해 F함수부와 라운드 키 생성부에서 사용되는 G 함수를 각각 1개씩 구현하고 이를 순차적으로 사용함으로써 게이트 수를 최소화하여 부가적인 하드웨어 없이 모든 SEED알고리즘이 하나의 FPGA 내에 구현되도록 한다. SEED는 Altera FLEX10K100에서 구현할 경우 FPGA 사용률이 약 80%이고 최대 28Mhz clock에서 동작하여 14.9Mbps로 암호화를 수행할 수 있다. 설계된 SEED는 공정기술과 무관하고 공정기술의 변경에 따른 부가 하드웨어가 전혀 필요 없이 하나의 FPGA로 설계되었다. 따라서 SEED의 구현이나 이를 사용하는 시스템 제작 등에 쉽게 응용할 수 있으리라 사료된다.

• 한국컴퓨터정보학회논문지
• /
• 제15권2호
• /
• pp.199-206
• /
• 2010

인터넷과 네트워크 등 통신의 급속한 발달로 디지털 정보화 사회가 점점 고도화되고 다양한 서비스를 제공받고 있는 상황이지만 심각한 보안 위협에 노출되어 있다. 이와 같은 정보 보호 시장의 특성에 따라 보안 기술의 적용 환경이나 분야에 적합하고, 중요한 정보를 보다 안전하게 보호하기 위한 암호 기술의 연구가 더욱 절실히 요구된다. 통신에서 정보 보호를 위한 암호화 기술 중에서 암호화 키와 복호화 키가 같은 대칭키 암호 알고리즘은 변환 방법에 따라 블록 암호 알고리즘과 스트림 암호 알고리즘으로 구분된다. 본 연구에서는 제안한 SEED와 스트림 암호 알고리즘의 안전성과 신뢰성을 검증하고 통신 환경에서의 적용 가능성을 확인하고자 한다. 이것은 다양한 통신 환경 조건에 따른 적합한 암호 알고리즘의 선택과 적용으로 안전한 정보 교류가 이루어질 수 있도록 하는데 기여할 수 있을 것이다.

• 정보보호학회논문지
• /
• 제20권4호
• /
• pp.25-30
• /
• 2010

블록 암호알고리즘 SEED 국내 TTA(정보통신기술협회)와 더불어 국제 ISO/IEC 표준으로 사용되고 있는 128비트 입출력을 갖는 국내에서 개발된 알고리즘이다. SEED 개발 이후 현재까지 알려진 가장 좋은 공격 방법은 2002년 Yanami 등이 제안한 차분 분석 방법이다. 이 공격 방법은 확률 $2^{-124}$의 6-라운드 차분 특성을 이용하여, 7-라운드 SEED를 $2^{127}$의 데이터 복잡도로 분석하였다. 본 논문에서는 확률 $2^{-110}$의 새로운 6-라운드 새로운 차분 특성을 제시하고, 이를 이용하여 7-라운드 SEED를 $2^{113}$의 데이터 복잡도로 공격할 수 있음을 보인다.

• 정보보호학회논문지
• /
• 제27권6호
• /
• pp.1295-1305
• /
• 2017

국내 블록암호표준(안)으로는 SEED암호가 있다. 이 암호는 한국정보보호진흥원(KISA)이 1998년 10월에 초안을 설계하고 같은 해 12월에 공개검증과정을 거쳐 안전성과 성능이 개선된 최종 수정안을 발표하였다. DES와는 달리 128비트 블록암호로서 여러 과정을 거쳐 2005년에 국제표준으로 확정되었다. DES와 같은 페이스텔 구조를 가진 블록암호로서 다만 입력비트블록이 DES의 두 배인 128비트로 늘어났다는 것이다. 본 논문에서는 첫째, SEED 암호의 일반적인 알고리즘을 소개하고 F-함수에서 적용되는 열쇠 값의 생성원리를 수학적으로 분석해 보았다. 둘째, S-함수의 8비트 입력 값에 대응되는 원시원소 ${\alpha}$ 의 멱승 값을 계산하는 표를 도출해 보았으며 마지막으로 G-함수 내에 설계되어져 있는 S-함수의 계산 원리를 수학적인 방법으로 새로운 정리와 예제를 통해 분석해 보는 것으로 한정하였다. 이러한 과정을 통하여 현재 알려져 있는 SEED암호의 취약점을 보완할 수 있는 새로운 암호체계를 개발하는데 필요한 아이디어와 이론적인 근거를 제공하는 데 어느 정도 도움이 되고자 한다.