• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2011년도 춘계학술대회
• /
• pp.436-439
• /
• 2011

휴대용 디지털 기기 보급의 확산되면서 휴대용 저장장치 수요가 급증하고 있으며, 디지털 카메라 및 캠코더에서는 대부분 SD 메모리 카드를 이용하고 있다. SD 메모리 카드는 일반적으로 플래시 메모리를 기반으로 사용자 데이터를 저장한 후 PC에 데이터를 복사하는 형태로 사용되고 있다. 본 논문에서는 플래시 메모리에 데이터를 저장하는 방식이 아닌, 네트워크를 통하여 사진 및 영상 데이터 저장을 할 수 있는 SD 메모리 카드를 제안한다. SD Slave IP를 통해서 들어오는 데이터 및 메모리 주소 값들을 플래시 메모리로 보내지 않고 네트워크 서버에 전달하여, 실시간으로 SD 메모리에 저장할 데이터를 안전하고 편리하게 저장할 수 있다.

• 한국전자통신학회논문지
• /
• 제8권11호
• /
• pp.1697-1706
• /
• 2013

SD 슬레이브 IP 개발 시 CMD 및 데이터가 정상적으로 처리되는지 분석하기 위해서 프로토콜 분석기를 이용하고 있다. 본 논문에서는 윈도우 환경에서 Visual C++를 이용하여 SD 프로토콜을 분석할 수 있는 프로토콜 분석기를 개발하였다. SD 프로토콜 분석기는 SD 메모리 데이터를 저장하기 위한 임베디드 리눅스 소프트웨어와 이를 분석하기 위한 MFC 프로그램으로 구성되며, 프로토콜 분석은 SD 메모리 카드에서 호스트로 송수신되는 데이터를 리눅스 소프트웨어에서 수집하여 MFC에서 분석할 수 있도록 설계하였다. 실험 결과 개발된 보드를 이용하여 SD 메모리 카드에 데이터를 읽거나 기록할 때 발생되는 CMD 종류의 확인이 가능 하였으며, 문제가 발생되는 부분에 대한 디버깅이 가능하였다.

• 한국전자통신학회논문지
• /
• 제9권1호
• /
• pp.77-82
• /
• 2014

SD 메모리 카드는 휴대용 디지털 장비에서 널리 사용하고 있으며, 저장 장치로 대부분 낸드 플래시 메모리를 사용하여, 저 비용으로 사용자의 중요한 데이터를 안전하게 저장하는 특징을 가지고 있다. 하지만 낸드 플래시 메모리를 저장 장치로 이용하는 경우에 대용량의 데이터를 전송시 메모리 용량이 부족한 경우에 사용자의 데이터를 저장할 수 있는 방법이 존재하지 않는다. 본 논문에서는 가상 SD 메모리 카드 시스템을 제안한다. SD 메모리 카드에서 데이터를 저장하기 위해 메모리 코어로 플래시 메모리를 이용하는 방식이 아닌 외부 저장 장치를 이용하여 호스트에서 요청된 데이터를 SD 메모리 카드 디바이스 드라이버를 이용하여 처리하도록 하였다. 실험을 위해서 S3C2450 ARM CPU의 SMC 컨트롤러에 FPGA 기반의 SD 카드 슬레이브 컨트롤러 IP를 이용하여 테스트 하였다.

• 대한전자공학회논문지SD
• /
• 제42권4호
• /
• pp.9-18
• /
• 2005

본 논문은 OCP(Open Core Protocol)에 호환되는 파이프라인 구조를 가진 시스템 버스와 MPEG 시스템에 적합한 메모리 버스로 구성된 계층 구조를 가지는 새로운 동기 세그먼트 버스를 제안한다. 이 구조는 MPEG 시스템의 모바일 제품에 사용되는 영상 데이터 처리를 위한 메모리 인터페이스에 기반을 둔 버스 구조와 멀티 마스터와 멀티 슬레이브를 사용하여 고성능의 다중 처리를 위한 양방향 다중 버스 구조(hi-direction multiple bus architecture)를 가진다. 효율적인 데이터 처리를 위하여 파이프라인 스테이지와 결합된 마스터와 슬레이브의 주소번지가 latency를 결정하며, 시스템의 특성에 따라서 각각의 IP 코어를 배치하였다. 제안된 버스는 저전력 구현을 위하여 세그먼트 버스 구조를 가지고, 멀티미디어 SoC 시스템의 성능 저하 없이 다중 작업이 가능한 구조를 가지며 확장이 가능하다. 제안된 버스 구조는 AMBA와 비교하였을 때 bandwidth는 3.7배 증가하였고 latency는 0.25배 감소하였다.

• 대한전자공학회논문지SD
• /
• 제45권9호
• /
• pp.26-32
• /
• 2008

전형적인 공용버스 아키텍처는 동일시간에 하나의 데이터 전송을 처리할 수 있다. 본 논문에서는 동일시간에 여러 데이터 전송을 할 수 있는 NAWM (No Arbitration Wild Master) 버스 아키텍처를 제안하고 있다. AMBA 시스템에 대하여 NAWM 버스아키텍처의 마스터 래퍼와 슬레이브 래퍼를 설계해 보았으며, AMBA 시스템의 대부분 IP들을 수정없이 적용하는 것이 가능하다는 사실과 추가되는 타이밍 지연은 무시가능하다는 것을 확인하였다. 시뮬레이션을 통하여 NAWM 버스 아키텍처에서 여러 마스터들이 슬레이브에 접근할 때, 50% 이상 병렬처리가 가능함을 알 수 있었다.

• 대한전자공학회논문지SD
• /
• 제45권12호
• /
• pp.15-21
• /
• 2008

SoC와 같이 많은 컴포넌트로 구성된 버스 토폴로지(topology)에서는 여러 버스가 계층적으로 나누어져 있으며, 버스간에는 브릿지로 연결되어 있다. 브릿지 토폴로지는 버스 내에서 컴포넌트의 동시 통신이 가능하기 때문에 버스의 성능을 획기적으로 향상시킬 수 있다. 그러나 버스간의 데이터 전송이 발생할 때, 브릿지 블록에서 레이턴시가 증가할 수 있다. 본 연구에서는 다양한 종류의 브릿지 토폴로지에 대해 살펴보고, 각각의 장단점을 분석해 보았으며, 성능, IP의 재사용, 타이밍 마진, 게이트 수, 설계 마진 등의 측면에서 우수한 성능을 보여주고 있는 플라잉 브릿지 토폴로지에 대해 제안하고 있다. 기존 버스 브릿지는 단지 버스간의 데이터를 교환하는 역할을 하지만, 플라잉 브릿지는 버스와 슬레이브 간에 직접 통신을 통해 데이터 전송하는 특징을 갖는다. 위와 같은 직접 통신방법은 공용버스의 트래픽 부담을 줄일 수 있으며 고성능의 브릿지 통신을 가능하게 할 수 있다.