• 한국정보과학회:학술대회논문집
• /
• 한국정보과학회 2003년도 가을 학술발표논문집 Vol.30 No.2 (1)
• /
• pp.208-210
• /
• 2003

본 논문은 SOC 내에 존재하는 코아들을 테스트하는 과정에서 개별 코아들의 테스트 조건을 기반으로 한 스케듈링을 통해 최적의 Test ing time을 구하는 연구이다. SOC 내에 존재하는 코아들은 주어지는 TAM(Test Access Mechanism) Width에 따라 각코아들의 Width가 달라지고, 최대 Width에서 최소 Width(1)까지 각 Width 별로 Testing time을 계산할 수 있다. 코아들의 각 Width 별 Testing time을 기존의 Rectangle Packing Algorithm을 수정, 보완하여 효율적으로 구성한 수정 Rectangle Packing Algorithm에 적응하여 최적의 Testing time을 구하는 것이 본 논문의 목적이다.

• 정보처리학회논문지:소프트웨어 및 데이터공학
• /
• 제9권3호
• /
• pp.83-90
• /
• 2020

프로토타입 선택은 훈련 데이터로부터 클래스 영역을 대표하는 최소 데이터를 선택하여 낮은 학습 시간 및 저장 공간을 보장하는 장점을 제공한다. 본 논문은 모든 분류 알고리즘에 적용할 수 있는 초월 사각형을 이용한 새로운 훈련 데이터의 생성 방법을 설계한다. 초월 사각형 영역은 서로 다른 클래스 데이터를 포함하지 않으며 클래스 공간을 분할한다. 선택된 초월 사각형 내 데이터의 중간값은 프로토타입이 되어 새로운 훈련 데이터를 구성하고, 초월 사각형의 크기는 클래스 영역의 데이터 분포를 반영하여 조절된다. 전체 훈련 데이터를 대표하는 최소의 프로토타입 집합 선택을 위해 집합 덮개 최적화 알고리즘을 설계했다. 제안하는 방법에서는 탐욕 알고리즘과 곱셈 연산을 포함하지 않은 거리 계산식을 이용하여 집합 덮개 최적화 알고리즘의 다항 시간을 요구하는 시간 복잡도 문제를 해결한다. 실험에서는 분류 성능의 비교를 위해 최근접 이웃 규칙과 의사 결정 트리 알고리즘을 이용하며 제안하는 방법이 초월 구를 이용한 프로토타입 선택 방법보다 우수하다.

• 한국항행학회논문지
• /
• 제10권4호
• /
• pp.385-393
• /
• 2006

본 논문에서는 2.45GHz 대역 RTLS 환경에서 탐색범위 확장을 고려한 위치추정 알고리즘을 제안하고 평균 추정오차 성능을 분석하였다. 확장 가능한 탐색범위는 $300m{\times}300m$, 2차원 평면상의 정사각형으로, 가용리더의 배치 형태는 원형 배치와 사각형 배치 그리고 탐색범위 확장을 위한 축소된 사각형 배치를 고려하였다. 또한, RTLS의 위치추정 실험 조건으로 LOS 전파환경을 가정하였으며, 수신된 sub-blink 수에 따른 가용리더의 배치 형태별로 위치추정 성능을 분석하였다. 본 논문에서 제안하는 위치추정 알고리즘을 적용하여 위치를 추정한 결과, 원형 리더 배치가 탐색범위 확장이 유리한 사각형 리더 배치에 비하여 우수한 위치추정 정확도를 보였다. 이에, 위치추정의 정확도가 우수한 원형배치와 확장이 유리한 사각형 배치의 장점을 절충하여 탐색범위 확장을 위한 축소 사각형 배치를 제안하였으며, 실험 결과, 제안한 위치추정 알고리즘이 탐색범위 확장을 고려한 축소된 사각형 리더 배치에서도 높은 위치추정 성능이 나타남을 확인하였다.

• 복합신소재구조학회 논문집
• /
• 제4권1호
• /
• pp.1-8
• /
• 2013

The finite element analysis (FEA) is a numerical technique to find solutions of field problems. A field problem is approximated by differential equations or integral expressions. In a finite element, the field quantity is allowed to have a simple spatial variation in terms of linear or polynomial functions. This paper represents a review and an accuracy-study of the finite element method comparing the FEA results with the exact solution. The exact solutions were calculated by solid mechanics and FEA using matrix stiffness method. For this study, simple bar and cantilever models were considered to evaluate four types of basic elements - constant strain triangle (CST), linear strain triangle (LST), bi-linear-rectangle(Q4),and quadratic-rectangle(Q8). The bar model was subjected to uniaxial loading whereas in case of the cantilever model moment loading was used. In the uniaxial loading case, all basic element results of the displacement and stress in x-direction agreed well with the exact solutions. In the moment loading case, the displacement in y-direction using LST and Q8 elements were acceptable compared to the exact solution, but CST and Q4 elements had to be improved by the mesh refinement.

• 정보보호학회논문지
• /
• 제15권3호
• /
• pp.115-126
• /
• 2005

SHACAL-2는 해쉬 알고리즘 SHA-2의 압축 함수에 기반을 둔 최대 512 비트 키 크기를 가지는 256 비트 블록 암호이다. 최근에 SHACAL-2는 NESSIE 프로젝트의 256 비트 블록 암호에 선정되었다. 본 논문에서는 연관키를 이용한 두 가지 형태의 연관키 차분-비선형 공격과 연관키 Rectangle 공격에 대한 SHACAL-2의 안전성을 논의한다. 연관키 차분-비선형 공격 기법을 통하여 512 비트 키를 사용하는 35-라운드 SHACAL-2를 분석하고, 연관키 렉탱글 공격 기법을 통하여 512 비트 키를 사용하는 37-라운드 SHACAL-2를 분석한다. 본 논문에서 소개하는 512 비트 키를 가지는 37-라운드 SHACAL-2 연관키 렉탱글 공격은 SHACAL-2 블록 암호에 알려진 분석 결과 중 가장 효과적이다.

• 한국인터넷방송통신학회논문지
• /
• 제24권1호
• /
• pp.103-107
• /
• 2024

본 논문은 직사각형 슬롯과 스트립 도체를 이용한 삼각 패치 안테나에 대한 연구이다. 직사각형 슬롯을 갖는 삼각 패치 안테나 특성을 확인하기 위해 슬롯 길이와 간격을 조정하였고, 복사 패치의 형태를 삼각형, 직사각형, 육각형으로 변화시켜 임피던스 매칭을 하였다. 안테나 파라미터 특성으로 확인하기 위해 HFSS 시뮬레이터를 이용하였다. 제안한 안테나 크기는 26 mm × 26 mm이다. 제안한 안테나에서 시뮬레이션을 통해 얻게 된 VSWR 2이하인 주파수 대역은 5.27 ~ 6.24 GHz이며, 주파수 대역폭은 970 MHz이다. 실제로 제작한 안테나의 주파수 대역은 5.24 ~ 6.38 GHz이고, 주파수 대역폭은 1140 MHz이다. 복사패턴을 확인한 주파수는 5.855 GHz, 5.890 GHz, 5.925 GHz이다. 최대 이득은 5.01 dBi이다. 모든 복사패턴에서 지향성 특징을 갖는 것을 확인할 수 있었다.

• 한국정보과학회논문지:시스템및이론
• /
• 제27권1호
• /
• pp.109-115
• /
• 2000

본 논문에서는 논리합성 단계에서의 전력최소화를 위한 새로운 전력소모함수를 제안하고 이의 공통표현추출 과정에의 적용방법에 대해 기술한다. 제안된 새로운 전력소모표현은 노드의 표현 및 구현이 복합게이트(complex gate)로 이루어진다는 가정아래 각 노드에서의 정전용량(capacitance)과 그 스위칭 활동량(switching activity)을 반영하되 정전용량은 노드의 입력 수에 비례한다고 가정한다. 공통 표현 추출, 즉 커널(kernel) 과 큐브(cube) 추출은 사각형 커버링(rectangle covering) 문제로 변환될 수 있으며 본 논문에서는 이러한 과정에서 각 노드의 전력소모 표현을 어떻게 이용하는지 기술하고 실험을 통해 SIS-1.2의 결과와 비교한다.

• ETRI Journal
• /
• 제28권4호
• /
• pp.475-485
• /
• 2006

Network-on-chip (NoC) is an emerging design paradigm intended to cope with future systems-on-chips (SoCs) containing numerous built-in cores. Since NoCs have some outstanding features regarding design complexity, timing, scalability, power dissipation and so on, widespread interest in this novel paradigm is likely to grow. The test strategy is a significant factor in the practicality and feasibility of NoC-based SoCs. Among the existing test issues for NoC-based SoCs, test access mechanism architecture and test scheduling particularly dominate the overall test performance. In this paper, we propose an efficient NoC-based SoC test scheduling algorithm based on a rectangle packing approach used for current SoC tests. In order to adopt the rectangle packing solution, we designed specific methods and configurations for testing NoC-based SoCs, such as test packet routing, test pattern generation, and absorption. Furthermore, we extended and improved the proposed algorithm using multiple test clocks. Experimental results using some ITC'02 benchmark circuits show that the proposed algorithm can reduce the overall test time by up to 55%, and 20% on average compared with previous works. In addition, the computation time of the algorithm is less than one second in most cases. Consequently, we expect the proposed scheduling algorithm to be a promising and competitive method for testing NoC-based SoCs.

• 대한수학교육학회지:수학교육학연구
• /
• 제13권1호
• /
• pp.57-75
• /
• 2003

The goal of this paper is to offer material which make mathematising Fruedenthal(1991) proposed be experienced through the process of teaching and learning mathematics. In this paper, the number of unit squares a diagonal passes through for an m$\times$n lattice rectangle is studied and its generalization is discussed. Through this discussion, the adaptability of this material Is analysed. Especially, beyond inductional conjecture, the number of unit squares is studied by more complete way, and generalization in 3-dimension and 4-dimension are tried. In school mathematics, it is enough to generalize in 3-dimension. This material is basically appropriate for teaching and learning mathematising in math classroom. In studying the number of unit squares and unit cubes, some kinds of mathematising are accompanied. Enough time are allowed for students to study unit squares and unit cubes to make them experience mathematising really. To do so, it is desirable to give students that problem as a task, and make them challenge that problem for enough long time by their own ways. This material can be connected to advanced mathematics naturally in that it is possible to generalize this problem in n-dimension. So, it is appropriate for making in-service mathematics teachers realize them as a real material connecting school mathematics and advanced mathematics.

• 대한전자공학회논문지SD
• /
• 제45권2호
• /
• pp.93-100
• /
• 2008

본 논문에서는 NoC 기반 SoC의 테스트 시간을 감소시키기 위하여 NoC를 TAM으로 재활용하는 구조를 바탕으로 하는 새로운 형태의 스케줄링 알고리즘을 제안한다. 제안한 방식에서는 기존 연구된 NoC 테스트 플랫폼을 사용하여 스케줄링 문제를 rectangle packing 문제로 변환하고 이를 simulated annealing(SA) 기법을 적용하여 향상된 스케줄링 결과를 유도한다. ITC'02 벤치회로를 이용한 실험 결과 제안한 방법이 기존 방법에 비해 최대 2.8%까지 테스트 시간을 줄일 수 있음을 확인하였다.