• 전기전자학회논문지
• /
• 제17권4호
• /
• pp.407-417
• /
• 2013

본 논문에서는 LED 조명 통신을 위한 재구성형 주변장치유닛을 제안한다. 조명시스템을 위한 임베디드 장치에서는 다양한 통신 프로토콜이 요구된다. 이러한 통신 프로토콜로는 UART, SPI, IrDA 등의 직렬 통신, DALI나 DMX512와 같은 조명제어 통신이 있다. 다양한 통신 프로토콜 요구사항을 각 IP로 개별 구현하여 만족시킬 경우 비용 및 전력 효율이 떨어질 수 있다. 본 논문에서는 각 프로토콜의 신호 형식을 분석하여 UART, SPI, IrDA, DALI, DMX512의 통신 기능을 통합하는 방법을 제안한다. 제안한 재구성형 주변장치유닛은 개별 구현 방법에 비해 57% 감소된 양의 게이트수를 사용한다. 또한 본 논문에서는 조명 네트워크를 유연하게 구현하기 위해 사용될 수 있는 매핑테이블 기반의 DALI-ZigBee 인터페이싱 방법을 제안한다. 이 방법을 사용하면 DALI와 ZigBee를 혼용한 다양한 구성의 조명 네트워크 시스템을 효율적으로 구현할 수 있다. LED 조명시스템 플랫폼을 구성하여 유무선 조명 통신 네트워크의 동작을 검증하였다. 본 논문에서 제안한 재구성형 주변장치유닛과 DALI-ZigBee 인터페이싱 방법은 유무선 조명시스템을 효율적으로 구현하는 데에 사용될 수 있다.

• 한국산학기술학회논문지
• /
• 제16권7호
• /
• pp.4842-4848
• /
• 2015

본 논문은 재구성 빔 스티어링 안테나와 전방향성(루프) 안테나 간 정지상태와 이동상태일 때 통신 성능 비교를 보여준다. 두 안테나는 동일한 직물(${\varepsilon}_r=1.35$, $tqn{\delta}=0.02$) 위에 제작되었으며 5 GHz 대역에서 동작한다. 재구성 안테나는 빔 방향을 조향할 수 있도록 설계되었다. 빔 스티어링 기능을 수행하기 위해 안테나는 두 개의 핀 다이오드를 사용한다. 측정된 최대 이득은 5.9-6.6 dBi 이고 반 전력 빔 폭(HPBW)는 $102^{\circ}$ 이다. 통신효율을 비교하기 위해 GNU Radio Companion 소프트웨어툴과 USRP(User Software Radio Peripheral) 장비를 이용하여 두 안테나의 BER(Bit Error Rate)과 SNR(Signal-to-Noise Ratio)를 측정하였다. 그리고 송, 수신 안테나 사이의 일정한 거리에서 수신 안테나가 고정된 상태와 이동중인 상태 두 가지 경우를 비교하였다. 본 측정은 이상적인 전파환경인 무손실 안테나 챔버와 전파간섭이 존재하는 실제적인 환경인 스마트홈에서 진행되었다. 본 측정의 결과로 빔 스티어링 안테나의 성능이 루프 안테나보다 우수함을 알 수 있다. 또한, 통신효율을 비교하면 측정환경 측면에서는 무손실 안테나 챔버가 스마트홈보다 우수하며, 안테나의 고정/이동 측면에서는 고정된 상태가 이동중인 상태보다 좋은 결과를 보임을 알 수 있다.

• 한국산학기술학회논문지
• /
• 제16권6호
• /
• pp.4125-4130
• /
• 2015

본 논문은 생체신호 (체온, 혈압, 맥박 등)를 측정하는 웨어러블 (Wearable) 디바이스에 장착된 인체 부착용 방사패턴 재구성 안테나의 통신성능 비교에 관한 논문이다. 제안된 안테나의 동작주파수는 블루투스 (Bluetooth) 통신 대역의 2.4 - 2.5 GHz 이며, 안테나의 최대이득은 1.96 dBi 이다. 제안된 안테나는 두 개의 RF 스위치 (PIN diode)를 이용하여 서로 반대방향의 빔을 생성하여 전자기파 신호를 효율적으로 송수신 한다. 또한 제안된 안테나는 탑 로딩(Top Loading)을 이용 세 가지의 각도 변경 ($30^{\circ}$, $90^{\circ}$, $150^{\circ}$)을 통해 각 방사패턴의 지향성 변화를 조사 하였다. 본 논문에서는 방사패턴 재구성 안테나를 통해 전파 간섭이 없는 전자파 차페실의 이상적인 전파환경과 실제 전파간섭이 존재 (Universal Software Radio Peripheral, USRP)하는 스마트 하우스 내에서 웨어러블 디바이스 안테나의 신호대 집음비 (Signal-to-Noise Ratio, SNR) 및 비트 에러율 (Bit Error Rate, BER) 성능 측정을 진행하였다. 두 경우의 측정 비교 시 SNR은 평균적으로 5 dB의 성능저하를 보이며, BER은 최대 10배 증가하여 수신 에러율 (Error rate of receiving signal)이 높아지는 것을 확인하였으며, 본 논문에서 측정한 SNR과 BER의 측정 결과로 전자파기기의 방해전파로 인한 성능저하를 수치상으로 예측 하였다.

• 한국전자파학회논문지
• /
• 제24권3호
• /
• pp.219-232
• /
• 2013

본 논문에서는 손과 같은 물체가 안테나에 접근하였을 때 이탈된 공진 주파수와 임피던스를 자동으로 복원하여 무선기기의 송수신 성능을 항상 최적의 상태로 유지하도록 할 수 있는 UHF 특정 소출력 무선주파수 대역(425 MHz)의 소형 마이크로스트립 안테나를 설계, 제작하였다. 반파장 마이크로스트립 방사체의 양쪽 끝단을 접지면 쪽으로 폴딩하여 소형화하고, 역시 방사체와 접지면 사이에 바랙터 다이오드에 의한 캐패시턴스를 장하한 다음, 각각 역바이어스 전압 조절에 의한 용량을 비대칭적으로 변화시킴으로써, -30 dB 이하의 일률적인 반사 손실을 유지하면서 395 MHz에서 455 MHz까지 연속적인 공진 주파수 조절이 가능한 전압 제어 안테나를 설계하였다. RF 모듈로부터 시험 신호를 안테나에 송출하여, 부정합에 의해 안테나로부터 되돌아 온 반사 신호 레벨을 RSS(Receive Signal Strength) 검출 회로와 오프셋 증폭기를 통하여 마이크로콘트롤러에 입력하고, 그 레벨이 최소가 되도록 안테나의 바이어스 전압을 자동 조절하는 펌웨어를 설계, 시스템을 완성하여 시험한 결과, 손, 금속판, 유전체 등의 물체를 접근시켰을 때 틀어졌던 안테나의 특성이 수 초 이내에 완전하게 복원됨을 확인하였다.

• 한국지능시스템학회:학술대회논문집
• /
• 한국퍼지및지능시스템학회 1993년도 Fifth International Fuzzy Systems Association World Congress 93
• /
• pp.975-976
• /
• 1993

This talk presents the overview of the author's research and development activities on fuzzy inference hardware. We involved it with two distinct approaches. The first approach is to use application specific integrated circuits (ASIC) technology. The fuzzy inference method is directly implemented in silicon. The second approach, which is in its preliminary stage, is to use more conventional microprocessor architecture. Here, we use a quantitative technique used by designer of reduced instruction set computer (RISC) to modify an architecture of a microprocessor. In the ASIC approach, we implemented the most widely used fuzzy inference mechanism directly on silicon. The mechanism is beaded on a max-min compositional rule of inference, and Mandami's method of fuzzy implication. The two VLSI fuzzy inference chips are designed, fabricated, and fully tested. Both used a full-custom CMOS technology. The second and more claborate chip was designed at the University of North Carolina(U C) in cooperation with MCNC. Both VLSI chips had muliple datapaths for rule digital fuzzy inference chips had multiple datapaths for rule evaluation, and they executed multiple fuzzy if-then rules in parallel. The AT & T chip is the first digital fuzzy inference chip in the world. It ran with a 20 MHz clock cycle and achieved an approximately 80.000 Fuzzy Logical inferences Per Second (FLIPS). It stored and executed 16 fuzzy if-then rules. Since it was designed as a proof of concept prototype chip, it had minimal amount of peripheral logic for system integration. UNC/MCNC chip consists of 688,131 transistors of which 476,160 are used for RAM memory. It ran with a 10 MHz clock cycle. The chip has a 3-staged pipeline and initiates a computation of new inference every 64 cycle. This chip achieved an approximately 160,000 FLIPS. The new architecture have the following important improvements from the AT & T chip: Programmable rule set memory (RAM). On-chip fuzzification operation by a table lookup method. On-chip defuzzification operation by a centroid method. Reconfigurable architecture for processing two rule formats. RAM/datapath redundancy for higher yield It can store and execute 51 if-then rule of the following format: IF A and B and C and D Then Do E, and Then Do F. With this format, the chip takes four inputs and produces two outputs. By software reconfiguration, it can store and execute 102 if-then rules of the following simpler format using the same datapath: IF A and B Then Do E. With this format the chip takes two inputs and produces one outputs. We have built two VME-bus board systems based on this chip for Oak Ridge National Laboratory (ORNL). The board is now installed in a robot at ORNL. Researchers uses this board for experiment in autonomous robot navigation. The Fuzzy Logic system board places the Fuzzy chip into a VMEbus environment. High level C language functions hide the operational details of the board from the applications programme . The programmer treats rule memories and fuzzification function memories as local structures passed as parameters to the C functions. ASIC fuzzy inference hardware is extremely fast, but they are limited in generality. Many aspects of the design are limited or fixed. We have proposed to designing a are limited or fixed. We have proposed to designing a fuzzy information processor as an application specific processor using a quantitative approach. The quantitative approach was developed by RISC designers. In effect, we are interested in evaluating the effectiveness of a specialized RISC processor for fuzzy information processing. As the first step, we measured the possible speed-up of a fuzzy inference program based on if-then rules by an introduction of specialized instructions, i.e., min and max instructions. The minimum and maximum operations are heavily used in fuzzy logic applications as fuzzy intersection and union. We performed measurements using a MIPS R3000 as a base micropro essor. The initial result is encouraging. We can achieve as high as a 2.5 increase in inference speed if the R3000 had min and max instructions. Also, they are useful for speeding up other fuzzy operations such as bounded product and bounded sum. The embedded processor's main task is to control some device or process. It usually runs a single or a embedded processer to create an embedded processor for fuzzy control is very effective. Table I shows the measured speed of the inference by a MIPS R3000 microprocessor, a fictitious MIPS R3000 microprocessor with min and max instructions, and a UNC/MCNC ASIC fuzzy inference chip. The software that used on microprocessors is a simulator of the ASIC chip. The first row is the computation time in seconds of 6000 inferences using 51 rules where each fuzzy set is represented by an array of 64 elements. The second row is the time required to perform a single inference. The last row is the fuzzy logical inferences per second (FLIPS) measured for ach device. There is a large gap in run time between the ASIC and software approaches even if we resort to a specialized fuzzy microprocessor. As for design time and cost, these two approaches represent two extremes. An ASIC approach is extremely expensive. It is, therefore, an important research topic to design a specialized computing architecture for fuzzy applications that falls between these two extremes both in run time and design time/cost. TABLEI INFERENCE TIME BY 51 RULES {{{{Time }}{{MIPS R3000 }}{{ASIC }}{{Regular }}{{With min/mix }}{{6000 inference 1 inference FLIPS }}{{125s 20.8ms 48 }}{{49s 8.2ms 122 }}{{0.0038s 6.4㎲ 156,250 }} }}