• 한국정보과학회논문지:시스템및이론
• /
• 제34권8호
• /
• pp.327-336
• /
• 2007

비용 효과가 좋은 디지털 시스템을 설계하기 위하여, 트랜지스터 수준부터 RTL 수준까지 최적화를 위한 다양한 설계 방법이 연구되어 왔다. 가산기는 디지털 시스템에서 가장 기본적인 산술연산을 수행하는 필수 회로로서, 전체 시스템의 성능에 영향을 줄 수 있다. 본 논문에서는 최적의 가산기를 설계하기 위하여 상위수준에서 연구하였다. 결과로 혼합 가산기 구조를 제안하고 이를 정수 선형 프로그래밍(ILP: integer liner programming)을 이용해 수학적으로 모델링한다. 혼합 가산기 구조는 다양한 캐리 전달 방식을 가진 가산기 블록을 선형적으로 연결한 구조로서, 사용된 가산기 블록의 종류와 개수에 따라 다양한 가산기 조합이 발생한다. 이러한 조합에 의해 확장된 가산기의 설계공간을 탐색함으로써, 단일 타입의 가산기만을 고려한 것보다 나은 최적의 가산기를 설계할 수 있다. 제안한 혼합 가산기 구조와 ILP를 이용한 최적화 기법은 연산시간과 회로면적 등의 특성이 다른 가산기 IP(intellectual property)들을 비트 수준에서 재합성하기 때문에, 보다 미세한 수준에서 최적화를 수행할 수 있다.

• 전기전자학회논문지
• /
• 제24권3호
• /
• pp.838-844
• /
• 2020

본 논문에서는 검출과 복호가 결합된 효율적인 비터비 알고리즘 (joint Viterbi detection and decoding (JVDD))의 저복잡도 하드웨어 설계 및 구현 결과를 제시한다. 길쌈부호화된 GMSK 신호가 BLE 5.0 표준으로 채택 되어있으므로 검출과 복호를 위해 두개의 비터비 프로세서가 필요하다. 그러나, 제안된 JVDD 알고리즘은 GMSK에 의해서 유발된 심볼간의 간섭정보(ISI : inter-symbol interference)가 반영된 가지 메트릭 (branch metric)을 사용하여 단지 하나의 비터비 만을 사용하여도 검출과 복호 수행이 가능하며, 성능 저하 없이 복잡도 감소가 가능하다. JVDD 알고리즘을 적용한 BLE 비터비 복호기의 하드웨어 구현을 위해 효율적인 구조 설계가 수행되었다. 제안된 구조는 1 클럭 사이클 동안 복호를 완료할 수 있기 때문에 저지연 및 저면적 구현이 가능하다. 제안된 비터비 복호기는 Verilog-HDL을 이용하여 RTL 설계되었고, GF 55nm 공정을 활용하여 논리합성 및 구현되었다. 합성결과 12K 게이트 수를 포함하였으며 메모리 유닛 및 초기 지연시간은 MSE (modified state exchange) 대비 33% 감소 가능함을 확인하였다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2005년도 추계종합학술대회
• /
• pp.459-462
• /
• 2005

본 논문에서는 2.45GHz대역 RTLS에서 다중 태그 환경하의 고정밀 위치추정 알고리즘을 연구하였다. 태그의 송신시간 정보가 필요 없는 TDOA 기법을 적용하여 LOS 환경, 300m ${\times}$ 300m, 이차원 평면상의 위치를 추정하였다. 본 논문에서 태그는 임의의 지점에 위치해 있으며, 리더간의 위치가 등간격인 3~8개의 리더를 이용하여 평균 추정오차 거리를 산출하였다. 그 결과 송신횟수가 1회인 경우, 평균 추정오차 거리는 리더 4개일 때 3.12m, 리더 8개일 때 1.47m 발생하였으며, 동일한 지점의 태그로부터 송신된 신호의 누적횟수가 3${\sim}$4회 일 때, 최소의 오차범위를 보였다. 이 때 태그의 오차 범위는 가용리더의 개수에 관계없이 3m 이내의 RTLS 규격 오차범위에 만족함을 확인했다.

• 한국정보과학회논문지:시스템및이론
• /
• 제35권9_10호
• /
• pp.485-496
• /
• 2008

SoC(System-on-Chip)를 설계함에 있어서 칩의 복잡도 증가로 인하여, RTL(Register Transfer Level)에 기반한 기존의 시스템 성능 분석 및 검증 기법만으로는 점차 짧아지는 '시장 적기 출하(time-to-market)' 요구에 효율적으로 대응할 수 없게 되었다. 이를 극복하기 위하여 설계 포기 단계부터 지속적으로 시스템을 검증하기 위한 새로운 설계 방법이 요구되었으며, TLM(Transaction Level Modeling) 추상화 수준을 가진 하드웨어-소프트웨어(HW-SW) 통합 시뮬레이션이 이러한 문제를 해결하기 위한 방법으로 널리 연구되고 있다. 그러나 대부분의 HW-SW 통합 시뮬레이터들은 다양한 추상화 수준 중 일부만을 지원하고 있으며, 서로 다른 추상화 수준을 지원하는 툴들 간의 연계도 쉽지 않다. 이를 극복하기 위하여 본 논문에서는 HW-SW 통합 시뮬레이션을 위한 다목적 선계 프레임워크를 제안한다. 제안하는 프레임워크는 소프트웨어 응용의 설계를 포함하는 체계적인 SoC 설계 플로우를 제공하며, 각 설계 단계에서 다양한 기법들을 유연하게 적용할 수 있는 동시에, 다양한 HW-SW 통합 시뮬레이터들을 지원한다. 또한 플랫폼을 추상화 수준과 모델링 언어에 독립적으로 설계할 수 있어, 다양한 수준의 시뮬레이션 모델 생성이 가능하다. 본 논문에서는 실험을 통하여, 제안하는 프레임워크가 ARM9 기반의 강용 SoC 플랫폼을 정확하게 모델링 할 수 있는 동시에, MJPEG 예제의 성능을 44%까지 향상시키는 성능 최적화를 수행할 수 있음을 검증하였다.

• 한국공간정보시스템학회:학술대회논문집
• /
• 한국공간정보시스템학회 2007년도 GIS 공동춘계학술대회 논문집
• /
• pp.15-20
• /
• 2007

최근 항만 물류 및 자산 관리 분야에서 실시간 위치 정보를 처리하는 RTLS(Real Time Locating System)시스템이 도입되고 있다. 이러한 시스템에서 RTLS 서버는 태그를 부착한 이동 객체들의 위치 데이터 스트림을 일정 시간 동안 수집하여 애플리케이션으로 전달한다. 이 때 위치 정보는 전파 굴절 현상으로 인해 오차가 발생하며, 이동 객체에 부착된 태그는 수 초 마다 위치 정보를 보고하기 때문에 시스템의 과부하를 초래하게 된다. 본 논문에서는 표준과의 호환성을 고려하고, 요구사항을 반영한 위치 데이터 스트림 처리기를 설계 및 개발하였다. RTLS 시스템의 전파 굴절 현상으로 야기되는 비정상적인 위치 오차를 보정하기 위해 맵 매칭 기법을 도입하여 위치 데이터 스트림의 신뢰성을 제공하며, 위치 변화가 없는 객체의 위치 데이터 스트림을 빠르게 정제하는 정지 상태 제거 필터를 개발하여 질의 처리 시 부하를 줄인다. 또한 각 애플리케이션의 질의 결과에 무의미한 위치 정보를 배제하는 중요 위치 수집기를 개발하여 시스템 성능을 향상시킨다.

• 정보와 통신
• /
• 제32권2호
• /
• pp.13-23
• /
• 2015

Real Time Location System(RTLS)는 실시간으로 사물의 위치 정보 측위를 통해 다양한 서비스를 제공하는 시스템을 말한다. RTLS 시스템은 물류, 헬스케어, 생산 시설 등 사물인터넷(IoT, Internet of Things)과 관련된 다양한 분야에서 활용되고 있다. 최근에는 경마, 미식축구 및 발레 등 여러 스포츠 종목에 도입하고자 하는 시도가 늘고 있어 동계올림픽의 각 종목을 위한 훈련, 분석, 서비스 등에의 적용을 위한 개발을 적극적으로 검토할 필요가 있다. 통상적으로 실시간 위치 추적 시스템(RTLS)은 근거리 및 실내와 같은 제한된 공간에서의 위치 확인 및 위치 추적 시스템을 통칭하고, 이동통신망 기반의 위치기반 서비스(LBS) 처럼 사람 또는 사물의 위치를 확인하지만 주로 제한된 공간에 활용되므로 '실내위치 추적 서비스(IPS: Indoor Positioning System)'라고 불리기도 한다. 본고에서는 먼저 RTLS의 기술과 이를 스포츠에 접목하기 위한 사례를 중심으로 그 동향을 분석한다.

• 한국정보처리학회:학술대회논문집
• /
• 한국정보처리학회 2011년도 춘계학술발표대회
• /
• pp.197-200
• /
• 2011

최근 맞벌이 및 핵가족화 등으로 보호체계가 취약해짐에 따라 아동들을 대상으로 한 범죄가 늘고 있으며, 현재 아동범죄 처벌 강화 등 아동보호 대책들을 마련하고 있지만 예방을 위한 대책이 절실히 필요하다. 이러한 문제점을 해결하기 위하여 RTLS(Real Time Location System)를 이용하여 아동의 이동경로를 실시간으로 파악하여, 아동의 위험 상황을 인지하고 보호할 수 있는 아동보호 시스템을 개발하였다. 제안한 시스템은 보호자로 하여금 아동의 실시간 위치 정보를 확인하여 빠른 대처를 통해 아동을 범죄의 위험으로부터 조금이나마 벗어날 수 있게 해줄 것으로 기대된다.

• 한국정보통신학회논문지
• /
• 제5권7호
• /
• pp.1332-1339
• /
• 2001

SoC(System on Chip) 기술은 높은 융통성을 제공하므로 실장제어 분야에서 널리 활용되고 있다. 실장제어 시스템은 소프트웨어와 하드웨어를 동시에 개발하여야 하므로 많은 시간과 비용이 소요된다. 이러한 설계시간과 비용을 줄이기 위해 고급언어 컴파일러에 적합한 명령어 세트를 가지는 마이크로프로세서가 요구된다. 또한 FPGA(Field Programmable Gate Array)에 의한 설계검증이 가능해야 한다. 본 논문에서는 소형 실장제어 시스템에 적합한 EISC(Extendable Instruction Set Computer) 구조에 기반한 16 비트 FPGA 마이크로프로세서인 EISC16을 제안한다. 제안한 EISC16은 짧은 길이의 오프셋과 작은 즉치값을 가진 16 비트 고정 길이 명령어 세트를 가진다. 그리고 16 비트 오프셋과 즉치 값은 확장 레지스터와 확장 플래그를 사용하여 확장한다. 또한, IBM-PC와 SUN 워크스테이션 상에서 C/C++ 컴파일러 빛 응용 소프트웨어를 설계하였다. 기존 16 비트 마이크로프로세서들의 C/C++ 컴파일러를 만들고 표준 라이브러리의 목적 코드를 생성하여 크기를 비교한 결과 제안한 EISC16의 코드 밀도가 높음을 확인하였다. 제안한 EISC16은 Xilinx의 Vertex XCV300 FPGA에서 RTL 레벨 VHDL로 설계하여 약 6,000 게이트로 합성되었다. EISC16은 ROM, RAM, LED/LCD 판넬, 주기 타이머, 입력 키 패드, 그리고 RS-232C 제어기로 구성한 테스트 보드에서 동작을 검증하였다. EISCl6은 7MHz에서 정상적으로 동작하였다.

• 한국정보과학회논문지:컴퓨팅의 실제 및 레터
• /
• 제9권2호
• /
• pp.166-181
• /
• 2003

최근 인터넷의 급속한 성장으로 Web TV, PDA 및 Web phone과 같은 장치들이 인터넷에 연결되기 시작하고 있다. 그러나, 이러한 장치들은 복잡한 실시간 응용 시스템을 지원하기 위해 RTOS와 같은 실시간 운영체제가 필요로 하게 되었으며, 특히, 내장형 인터넷 응용 시스템을 개발하기 위한 디버거 등과 같은 적절한 도구들의 부족으로 개발하는데 어려움을 겪고 있다. 이에, 본 논문에서는 Qplus-T 실시간 운영 체제 내장형 시스템을 위한 새로운 트레이스포인트 디버깅 도구를 제안하다. 이 도구는 타이밍 트레이스포인트들을 이용하여 실시간 응용 소프트웨어의 디버깅을 쉽게 한다. 전통적인 브레이크포인트 디버거에 비해, 이 트레이스포인트 디버거는 온라인 및 오프라인 분석을 위해 응용 프로그램의 데이터를 동적으로 수집하고 기록하는 기능을 제공한다. 그리고, 응용프로그램의 실행을 멈추거나 원래의 실행 속도에 참견이 거의 없이 실행중인 응용프로그램의 변수들에 새로운 값을 할당해 보기 위한 수단으로도 제공된다. 본 논문에서 제시하는 트레이스포인트 디버거는 Qplus-T 인터넷 응용프로그램과 같은 타겟 실시간 응용 프로그램에 수많은 모니터링 트레이스포인트들을 추가하기 위한 효과적인 방법을 제공하며, 실행 중에 응용프로 그램의 행위를 모니터하고 분석하기 위한 트레이스포인트를 설정할 수 있다. 또한, RTL(Real-Time Logic) 표현을 이용하여 타이밍 문제를 명세화하고 검출할 수 있어 기존 트레이스포인트 디버거와는 다르다.

• 한국인터넷방송통신학회논문지
• /
• 제11권4호
• /
• pp.69-74
• /
• 2011

본 논문에서는 RTLS 기술을 이용한 구제역 예방 시스템과 구제역 지역을 피하기 위한 $A^*$ 알고리즘 기반의 최적 경로 탐색 방법을 제안한다. 제인된 시스템의 주요한 특징 및 기여도는 다음과 같다. 첫째, 제인된 시스템은 가축들의 상태와 위치 정보를 파악하기 위하여 능동형 태그를 기반으로 한다. 둘째, 최적 경로 탐색을 지원하기 위해 $A^*$ 알고리즘 기반으로 새롭게 설계하였다. 제안된 시스템의 성능평가는 모의실험을 통하여 이루어진다. 성능평가를 통하여 제안된 시스템은 최적 경로 탐색 서비스를 효율적으로 지원하였다.