• 한국정보과학회논문지:컴퓨팅의 실제 및 레터
• /
• 제11권1호
• /
• pp.26-35
• /
• 2005

일반적으로 디지털 시스템에서 시스템의 제어부 설계를 위해 FSM이 많이 사용된다. FSM은 제어흐름(Control Flow)으로부터 생성된 상태 다이어그램에 기반하여 구현된다. 설계자는 상태 다이어그램을 이용하여, HDL로 FSM을 설계하고 검증한다. FSM의 상태의 수가 증가할수록, FSM을 검증하거나 변경하는 작업은 매우 복잡해지고 오류가 많이 발생하며 많은 시간을 필요로 한다. 따라서 본 논문에서는 레지스터 전송 수준에서 제어흐름중심으로 하드웨어를 기술하는 언어인 Cycle-C를 제안한다. Cycle-C는 제어 흐름에 시간 정보를 더하여 FSM을 기술한다. Cycle-C로 표현된 FSM은 합성 가능한 VHDL 코드로 자동으로 변환된다. 실험에서는, 인터페이스 회로들에 대한 FSM을 비교 예제로 삼았다. Cycle-C를 이용한 설계와 설계자가 직접 RTL VHDL로 설계한 것은 비슷한 면적을 보였다. Cycle-C를 이용하면 설계자가 직접 기술한 RTL VHDL 행수의 약 10～50%만으로 동일한 동작에 대한 기술을 할 수 있었다.

• 인터넷정보학회논문지
• /
• 제25권1호
• /
• pp.29-37
• /
• 2024

본 논문에서는 환자와 같은 특정 객체의 움직임을 감지하고 추적하기 위한 효율적인 영상처리 시스템을 제안한다. 이진화된 차 영상에서 객체의 윤곽선추출을 위하여 기존 알고리즘대비 대비 정밀한 감지가 가능하고 혼성모드설계에 용이한 세선화 알고리즘을 적용하여 영역을 추출한다. 연산량이 많은 이진화와 세선화 단계를 RTL(Register Transfer Level) 기반으로 설계하여 논리회로 합성을 거쳐 최적화된 하드웨어 블록으로 대체된다. 설계된 이진화 및 세선화 블록은 표준 180n CMOS 라이브러리를 이용하여 논리회로로 합성한 후 시뮬레이션을 통하여 동작을 검증하였다. 소프트웨어기반의 성능비교를 위해 32bit FPGA 임베디드시스템 환경에서 640 × 360 해상도의 샘플 영상을 적용하여 이진 및 세선화 연산에 대한 성능분석도 실시하였다. 검증결과 혼성모드 설계가 이전의 소프트웨어로만 이루어지는 처리속도에서 이진 및 세선화 단계에서 93.8% 향상될 수 있음을 확인하였다. 제안된 객체인식을 위한 혼성모드 시스템은 인공지능 네트워크가 적용되지 않는 엣지 컴퓨팅 환경에서도 환자의 움직임을 효율적으로 감시할 수 있을 것으로 기대된다.

• Journal of information and communication convergence engineering
• /
• 제8권5호
• /
• pp.570-574
• /
• 2010

A thinning algorithm changes a binary fingerprint image to one pixel width. A thinning stage occupies 40% cycle of 32-bit RISC microprocessor system for a fingerprint identification algorithm. Hardware block processing is more effective than software one in speed, because a thinning algorithm is iteration of simple instructions. This paper describes an effective hardware scheme for thinning stage processing using the Verilog-HDL in $160\times192$ Pixel Array. The ZS algorithm was applied for a thinning stage. The hardware scheme was designed and simulated in RTL. The logic was also synthesized by XST in FPGA environment. Experimental results show the performance of the proposed scheme.

• 한국시뮬레이션학회논문지
• /
• 제10권3호
• /
• pp.15-30
• /
• 2001

Hybrid simulation may employ different types of simulation based on which models in different system types are developed. The simulation requires simulation time synchronization and data exchange between such simulators, which is called simulators interoperation. This paper develops such interoperable simulation environments for modeling and simulation of hybrid systems whose components consist of continuous and discrete event systems. The environments, one for centerized and the other for distribute, support interoperation between a discrete event simulator of DEVSim++ and a continuous simulator of MATLAB. The centerized environment, HDEVSim++, is developed by extending the sxisting DEVSim++ environment; the distributed environment, HDEVSimHLA, is developed using the HLA/RTl library. Verification of both environments is made and performance comparison between the two using a simple example is presented. .

• 전기전자학회논문지
• /
• 제18권3호
• /
• pp.305-312
• /
• 2014

기존의 Verilog테스트벤치로 원전용 안정등급 제어기기와 같이 복잡하고 높은 신뢰도를 요구하는 모듈의 테스트는 수작업으로만 수행된 결과를 가지고 RTL단계의 검증을 마무리하기에는 현실적으로 많은 시간과 노력이 필요하다. UVM은 기존의 테스트벤치의 한계점을 보완하는 계층적 테스트벤치의 구조를 갖고 있어 DUT의 검증을 위한 테스트개선에 대해 테스트벤치의 수정을 간편하게 할 수 있다. 비록 구축과정이 다소 복잡하긴 하지만 테스트 벤치의 컴포넌트들인 driver나 sequence 등을 사용함으로 constraint random test를 가능하게 하여 test vector 작성을 편리하게 한다. 본 논문에서는 기존의 테스트벤치와 계층적 테스트벤치인 UVM테스트벤치를 사용하여 실제 시뮬레이션 하고 커버리지를 분석하여 코드커버리지를 간편하게 향상 할 수 있음을 보였다.

• 한국콘텐츠학회논문지
• /
• 제6권12호
• /
• pp.128-135
• /
• 2006

RTLS(Real Time Location System) 는 사물에 RTLS 태그를 부착하여 사물의 정보와 위치 정보를 실시간으로 제공해 주는 시스템이다. 본 논문에서는 항만운영시스템의 성능을 개선하기 위하여 컨테이너의 위치 정보를 실시간으로 제공해 주는 RFID(Radio Frequency Identification) 기반의 RTLS을 활용하여 장치장의 효율적인 운영방안을 제안한다. 그룹기반의 하역 순서 시스템에서 같은 그룹의 컨테이너는 목적지 항만, 컨테이너 크기, 무게 등이 비슷한 특성을 가진다. 이를 위하여 ISO 18000-7에서 표준화된 RFID 태그의 메시지 포맷에서 미정의된 N 바이트의 파라미터를 이용하는 방안을 제안한다. 성능 분석 평가 결과, 그룹 기반 시스템은 장치장에서 트랜스퍼크레인의 재조작 비율을 줄이고, 항만 물류의 전체 리드 타임을 감소시킨다.

• 대한전자공학회논문지SD
• /
• 제43권10호
• /
• pp.68-73
• /
• 2006

본 논문에서는 SoC(System On a Chip)의 효율적인 설계와 빠른 검증을 위해서 Active-HDL과 Matlab의 Simulink를 연동하여 HDL, SystemC 및 알고리즘 레벨의 추상화를 동시에 통합하여 시뮬레이션 할 수 있는 방법론을 제시하고, 이를 이용한 다채널 스피커의 직렬연결 기법을 설계 및 구현하였다. 구현은 ARM 프로세서와 Xilinx Virtex4 FPGA를 기반으로 하고 AMBA 버스를 사용하여 연동하는 SoC Master 보드 상에서 이루어졌다. 이러한 방법은 하드웨어 부분의 RTL 코드를 IP화하여 소프트웨어 부분과 동시에 검증 할 수 있는 장점을 가지고 있으며 직렬 연결 스피커 시스템과 같이 많은 신호처리를 하는 부분에서 쉽고 빠르게 설계를 진행할 수 있음을 보였다.

• 한국정보과학회논문지:컴퓨팅의 실제 및 레터
• /
• 제13권6호
• /
• pp.371-377
• /
• 2007

본 논문에서는 컨테이너의 위치 정보를 실시간으로 제공해 주는 RTLS(Real Time Location System)를 활용하여 컨테이너터미널 장치장의 효율적인 운영방안 제안을 통해 항만 운영시스템의 성능을 개선하는 것을 목적으로 한다. 이를 위해, 본 논문에서는 컨테이너 및 YT(Yard Tractor)의 위치 정보를 적용한 '개선된 듀얼 사이클링 방식'을 제안하였다. 컨테이너터미널 장치장에 RTLS를 적용하여 컨테이너 위치 정보를 운영시스템에 실시간적으로 전송하게 하였으며, 또한 YT의 위치정보를 GPS 수신기를 통해 수신하여 CDMA 모듈을 통해 운영시스템에 실시간적으로 제공하도록 설계하였다. 제안된 본 방식의 성능 분석 및 평가 결과, 작업시간, 작업시간 분산 및 비용평가는 기존의 방식보다 최대 24% 정도 향상됨을 알 수 있었다. 따라서 RTLS와 GPS 수신기가 항만운영 효율화를 위해 중요한 요소임을 증명하였다.

• ETRI Journal
• /
• 제42권4호
• /
• pp.518-526
• /
• 2020

This paper presents an efficient hardware random-number generator based on a beta source. The proposed generator counts the values of "0" and "1" and provides a method to distinguish between pseudo-random and true random numbers by comparing them using simple cumulative operations. The random-number generator produces labeled data indicating whether the count value is a pseudo- or true random number according to its bit value based on the generated labeling data. The proposed method is verified using a system based on Verilog RTL coding and LabVIEW for hardware implementation. The generated random numbers were tested according to the NIST SP 800-22 and SP 800-90B standards, and they satisfied the test items specified in the standard. Furthermore, the hardware is efficient and can be used for security, artificial intelligence, and Internet of Things applications in real time.

• 조명전기설비학회논문지
• /
• 제18권6호
• /
• pp.213-219
• /
• 2004

본 논문에서는 기존 보일러 제어기와 병행하여 사용될 수 있는 인터넷 웹 보일러제어 기술의 개발에 논한다. 웹보일러제어기는 중요 요소로 RTL8019 네트워크제어기와 TS80C32 마이크로콘트롤러로 구성된다. 인터넷을 통한 통신을 위하여 IP, TCP, UDP, ICMP, 및 HTTP의 프로토콜과 이더넷 네트워크드라이버를 개발할 필요가 있다. 웹 보일러제어기 경우, RAM사용량을 최소화하기 위한 공통전역버퍼 알고리즘을 제안한다. 끝으로 개발된 프로토콜들의 올바름과 성능을 측정하기 위하여 CommView와 Dummynet이 사용된다. 개발결과 수백 바이트 RAM에서도 호스트 간에 상호 호환성을 잃지 않고 임베디드 웹 제어기가 동작된다.