• 정보처리학회논문지A
• /
• 제11A권1호
• /
• pp.81-88
• /
• 2004

본 논문에서는 차세대 디지털 방송규격인 지상파 DM용 Outer 인코더/디코더를 설계하고 ALTERA의 FPGA를 이용하여 구현하고 검증하였다. 인코더 부분에서는 입력되는 MPEG-2 TS 패킷(188바이트)으로부터 비트 시리얼 알고리즘을 이용한 RS(Reed-Solomon) 인코더를 이용해 패리티 바이트(16바이트)를 생성하고 군집에러를 효과적으로 수정하기 위해 콘볼루션 인터리버를 구현해 데이터를 분산 출력 시켰다. 디코더 부분에서는 인코더에서 송신된 데이터에서 DMB에 적합한 동기 바이트 검출하는 알고리즘을 제시하였으며, RS디코더는 수정된 유클리드 알고리즘을 적용하여 회로구성을 간략화 하였다. 본 시스템은 하나의 패킷에서 최대 8바이트의 에러를 수정할 수 있고, C언어를 이용하여 알고리즘을 검증하고 VHDL로 작성하였으며, FPGA 칩 상에서 회로를 검증하였다.

• 한국통신학회논문지
• /
• 제23권6호
• /
• pp.1575-1582
• /
• 1998

본 논문에서는 연집에러에 대한 대처방안으로 효과적인 RS(Reed-Solomon) 부호를 이용한 FEC(forward error correcting) 기법에 대한 연구가 이루어졌다. RS 부호화기 및 복호화기의 ASIC 구현을 위한 회로를 수정된 유클리드 알고리듬을 사용하여 설계 및 제안하였다. 제안된 회로의 동작을 흉내내는 방법으로 C 프로그램을 작성하여, 여러 가지의 에러 및 삭제 오류가 발생한 통신 선로를 가장하여 동작을 확인하였다. 이를 바탕으로 RS 부호화기 및 복호화기의 단일칩 구현을 위한 회로를 VHDL을 사용하여 시스톨릭 어레이 형태를 사용한 파이프라인 구조로 VLSI 설계하고 로직 시뮬레이션을 통해 검증하였으며 최종적으로 회로 합성에 성공하였다.

• 대한전자공학회논문지TC
• /
• 제42권11호
• /
• pp.13-20
• /
• 2005

현대의 디지털통신기기나, 오디오/비디오 전자기기엔 항상 비바이나리 에러정정복부호기가 사용되는데 그중 필수적으로 사용되는 Reed-Solomon 복부호화기기의 설계에 대해 기술했다. 2,3 symbol RS 복호기설계법을 설명 후, 새로운 RS 부호화기의 설계법을 제시한다. 각각의 복부호화기기의 동작여부를 예를들어 test해보고 잘 동작함을 확인했다.

• 한국통신학회논문지
• /
• 제31권1C호
• /
• pp.8-13
• /
• 2006

A new RS(Reed Solomon) Decoder design method, using Galois Subfield GF($2^4$) Multiplier, is described. The Decoder is designed using Normalized error position stored ROM. Here New Inverse Calculator in GF($2^8$) is designed, which is simpler and faster than the classical GF($2^8$) direct inverse calculator, using the Galois Subfield GF($2^4$) Arithmatic operator.

• 전자공학회논문지C
• /
• 제34C권11호
• /
• pp.39-46
• /
• 1997

In this paper, we propose an area-efficient architecture of a reed-solomon (RS) decoder/encoder for digital VCRs. The new architecture of the decoder/encoder targeted to reduce the circit size and decoding latency has the following two features. First, area-efficeincy has been significantly improved by sharing a functional block for encoding, modified syndrome computation, and erasure locator polynomial evaluation. Second, modified euclid's algorithms has been implemented by using a new architecture. Experimental results have showed that the decoder/encoder designed by using the proposed method has been implemented with 25% smaller sie over straight forware implementation based on the conventional method [1] and the decoding latency has been reduced.

• 한국정보통신학회논문지
• /
• 제8권7호
• /
• pp.1506-1511
• /
• 2004

디지털 통신망을 통한 정보 송수신시 전송로 상에서의 잡음으로 인해 데이터 블록에 발생하는 오류는 전체 통신 시스템의 성능 및 전송효율에 지대한 영향을 미친다. 설계된 RS 코드 복호기는 오류 위치 다항식과 오류평가 다항식을 구하기 위해 수정된 유클리드 알고리즘을 적용하였다. 본 논문에서 적용된 설계 구조와 알고리즘 계산 방식은 복호기 설계시 1개의 셀을 사용하여 면적을 최소화하고, 연산을 ROM과 병렬 구조로 구성하였기 때문에 높은 동작주파수에서 고속 동작을 실현 할 수 있을 것이라 기대된다. 본 논문에서 설계된 회로는 ModelSim과 Active-HDL 그리고 Synopsys Tool상에서 설계되었으며, Xilinx Virtex2 XC2V3000에 PNR시 slice 점유율은 28% 시스템 클럭 스피드는 45Mhz의 결과를 얻었다.

• 한국항공우주학회지
• /
• 제38권2호
• /
• pp.195-199
• /
• 2010

과학기술위성3호에서는 탑재체 데이터를 지상으로 전송할 때 발생하는 데이터의 오류를 검출하고 정정하기 위해서 CCSDS에서 표준으로 채택하고 있는 RS(255,223) 코드를 사용 하였다. RS Encoder가 VHDL로 개발되어 대용량 메모리 유닛에 적용 되었으며 오류 정정을 위한 Decoder는 지상국의 데이터 수신 처리 시스템에 적용 되었다. 본 연구에서는 RS(255,223) 코드의 설계와 성능 분석 결과를 나타내었다. 16 Mbps의 하향링크 시험을 통해서 BER 성능을 측정 하였으며 X-대역 송신기를 이용하여 통신 선로상에 인위적으로 에러를 인가 하였을 때의 RS(255,223) 코드의 에러 복원 결과를 나타내었다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2000년도 추계종합학술대회 논문집(2)
• /
• pp.281-284
• /
• 2000

This paper describes design of a (32, 28) Reed Solomon decoder for optical compact disk with double error detecting and correcting capability. A variety of error correction codes(ECCs) have been used in magnetic recordings, and optical recordings. Among the various types of ECCs, Reed Solomon(RS) codes has emerged as one the most important ones. The most complex circuit in the RS decoder is the part for finding the error location numbers by solving error location polynomial, and the circuit has great influence on overall decoder complexity. We use RAM based architecture with Euclid's algorithm, Chien search algorithm and Forney algorithm. We have developed VHDL model and peformed logic synthesis using the SYNOPSYS CAD tool. The total umber of gate is about 11,000 gates.

• 대한전자공학회논문지
• /
• 제26권2호
• /
• pp.10-17
• /
• 1989

Reed-Solomon(RS) 부호의 복호에서 오류위치다항식을 구하기 위한 알고리듬 중 Peterson에 의해 제안되고 Gorenstein과 Zierler가 개선한 알고리듬은 오류정정능력 t가 비교적 작을 경우 BerlekampMassey의 반복 알고리듬, Euclid 알고리듬을 이용한 복호, 변환영역에서의 복호보다 오류위치다항식의 계산이 간단하고 장치화에 이점이 있다. 본 논문에서는 Peterson-Gorenstein-Zieler의 알고리듬 RS부호의 부호화와 복호과정을 체계적으로 연구, 분석하고 실제로 통신 시스템에 응용할 수 있도록 유한체 GF($2^5$)의 심볼로 이루어지는 2중 오류정정(31,27)RS 부호의 부호기와 복호기를 설계하여 TTL IC로 장치화 하였다.

• 디지털융복합연구
• /
• 제12권3호
• /
• pp.269-275
• /
• 2014

Eureka 147 디지털오디오방송(DAB) 시스템은 CD 품질의 오디오 전송을 위하여 유럽에서 개발되었으나 한국에서는 이러한 DAB 시스템을 기반으로 하여 오디오뿐 만 아니라 비디오 신호도 전송할 목적으로 지상파 디지털 멀티미디어방송(T-DMB) 시스템을 개발하였다. 이러한 T-DMB 시스템의 성능 향상을 목적으로 본 논문에서는 양립성을 위해 기존 T-DMB 시스템 표준안에 정의된 펑쳐링 절차와 평처링 벡터를 이용하면서 터보 부호가 적용된 2가지 형태의 새로운 터보부호화된 T-DMB 시스템 모델을 제시한다. 첫 번째 모델 (Type 1)은 기존의 RS 코드, 콘볼류션 인터리빙, RCPC 코드를 터보코드로 대체시킨 것이며 두 번째 모델(Type 2)은 기존 RCPC 만을 터보부호로 대체시킨 모델이다. 시뮬레이션 결과 제안된 모델은 단지 2회 반복만으로도 상당한 성능 향상을 얻을 수 있음을 알 수 있었으며 또한 두 번째 모델은 첫 번째 모델에 비해 약간 우수한 성능을 보이고 있다.