• JSTS:Journal of Semiconductor Technology and Science
• /
• 제8권4호
• /
• pp.295-301
• /
• 2008

Recently, the demand on mm-wave (millimeter-wave) applications has increased dramatically. While circuits operating in the mm-wave frequency band have been traditionally implemented in III-V or SiGe technologies, recent advances in Si MOSFET operation speed enabled mm-wave circuits realized in a Si CMOS technology. In this work, a 58 GHz CMOS LC cross-coupled VCO (Voltage Controlled Oscillator) was fabricated in a $0.13-{\mu}m$ Si RF CMOS technology. In the course of the circuit design, active device models were modified for improved accuracy in the mm-wave range and EM (electromagnetic) simulation was heavily employed for passive device performance predicttion and interconnection parasitic extraction. The measured operating frequency ranged from 56.5 to 58.5 GHz with a tuning voltage swept from 0 to 2.3 V. The minimum phase noise of -96 dBc/Hz at 5 MHz offset was achieved. The output power varied around -20 dBm over the measured tuning range. The circuit drew current (including buffer current) of 10 mA from 1.5 V supply voltage. The FOM (Figure-Of-Merit) was estimated to be -165.5 dBc/Hz.

• 대한전자공학회논문지SD
• /
• 제49권7호
• /
• pp.23-29
• /
• 2012

디지털 PLL의 핵심블록이 되는 디지털 제어 발진기를 LC 구조를 기반으로 설계하고 $0.18{\mu}m$ RF CMOS 공정을 사용하여 제작하였다. 2개의 교차쌍 구조의 NMOS 코어를 이용하여 광대역 특성을 구현하였으며, PMOS 배랙터쌍을 이용하여 수 aF의 작은 캐패시터값의 변화를 얻을 수 있었다. 캐패시터 축퇴 기법을 사용하여 캐패시턴스 값을 감소시키어 고해상도 주파수 특성을 구현하였다. 또한, 노이즈 필터링 기법을 바이어스 회로 등에 적용하여 위상잡음에 강한 구조로 설계를 하였다. 측정결과 중심주파수 2.7GHz에서 2.5GHz의 주파수 대역의 출력이 가능하였으며 2.9 ~ 7.1kHz의 높은 주파수해상도를 얻을 수 있었다. 미세튜닝범위와 코어의 전류 바이어스는 4개의 PMOS 배열을 통하여 제어가 가능하도록 하여 유연성을 높였다. 1.8V 전원에서 전류는 17~26mA 정도를 소모하였다. 설계한 DCO는 다양한 통신시스템에 응용이 가능하다.

• 한국정보통신학회논문지
• /
• 제23권6호
• /
• pp.726-732
• /
• 2019

본 연구에서는 차동 구조의 고주파 증폭기를 위한 비대칭 차동 인덕터를 제안하였다. 제안 된 비대칭 차동 인덕터는 증폭기 내 차동 신호 간 위상 오차를 완화하기 위한 것으로서, 차동 인덕터에 형성되는 Center-tap의 위치를 조정하여, 전력 증폭기를 구성하는 구동 증폭기의 차동 신호에서 바라보이는 임피던스가 동일하게 형성 되도록 하였다. 이를 통하여 기존 차동 인덕터를 사용하는 경우 대비 AM-to-AM 및 AM-to-PM 왜곡이 완화됨을 확인 하였다. 제안하는 비대칭 차동 인덕터의 효용성을 확인하기 위하여 180-nm RFCMOS 공정을 이용하여 2.4-GHz CMOS 전력 증폭기를 설계하였으며, EVM 5% 기준 20 dB의 전력 이득과 17 dBm의 최대 선형 출력 전력을 얻었다.

• 한국정보통신학회논문지
• /
• 제23권8호
• /
• pp.959-965
• /
• 2019

본 논문에서는 CMOS 65-nm 공정을 이용하여 위성 통신 시스템에서 Ka-band를 지원하기 위한 저잡음 증폭기를 설계하였다. 제안된 저잡음 증폭기는 고이득 모드와 저이득 모드로 구성되어있으며, 입력신호의 크기에 따라 이득을 제어하도록 설계하였다. 전력소모를 줄이기 위해 회로 전체의 공급전압을 1 V 이하로 제한하였으며, 인버터 구조의 이득제어 회로에 대해 기술하였다. 제작된 회로의 크기를 줄이기 위해 3D EM 시뮬레이터를 사용하였으며, 패드를 포함하며 $0.33mm^2$의 면적을 갖는다. 제작된 증폭기는 3 dB 대역폭에서 -7 dB의 이득제어 범위를 가지며 반사계수는 고이득 모드에서 -6 dB, 저이득 모드에서 -15 dB 미만으로 측정되었다.